총 6개
-
논리회로설계실험 7주차 Flip flop 설계2025.05.151. JK Flip Flop 이번 실험에서는 Behavioral modeling과 Structural modeling 방법으로 JK flip flop을 구현하였습니다. JK flip flop은 SR flip flop과 유사하지만, 입력이 (1, 1)인 경우 출력 Q와 Q_BAR가 서로 토글되는 특징이 있습니다. 코드 구현 시 이 부분을 반영하였고, Modelsim 시뮬레이션을 통해 정상 작동을 확인하였습니다. 2. T Flip Flop T flip flop은 입력 T가 1일 때 출력이 토글되고, T가 0일 때 이전 출력을 유지하는 ...2025.05.15
-
고려대학교 디지털시스템실험 A+ 6주차 결과보고서2025.05.101. SR Latch SR Latch 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다. SR Latch의 동작 원리와 특성을 이해할 수 있었습니다. 2. D Flip Flop D Flip Flop 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다. D Flip Flop의 동작 원리와 특성을 이해할 수 있었습니다. 3. JK Flip Flop JK Flip Flop 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다....2025.05.10
-
아날로그 및 디지털 회로 설계 실습 결과보고서11 카운터 설계2025.05.151. 비동기 8진 카운터 설계 이 실습에서는 3개의 flip-flop 소자를 사용하여 비동기 8진 카운터를 설계하였습니다. 스위치를 on/off 할 때마다 카운팅이 되도록 하였고, falling edge triggered 소자를 사용하여 스위치를 1->0으로 변경할 때 카운팅이 되도록 하였습니다. 또한 chattering 현상을 방지하기 위해 스위치 하단에 capacitor를 추가로 연결하였습니다. 결과적으로 스위치를 off 상태에서 두 번 클릭할 때마다 숫자가 한 번씩 카운팅 되었습니다. 2. chattering 현상 chatte...2025.05.15
-
Verilog를 이용한 Sequential Logic 설계실험2025.12.141. Verilog 언어 IEEE 1364로 표준화된 Verilog는 전자 회로 및 시스템 설계에 사용되는 하드웨어 기술 언어입니다. C 언어와 유사한 문법을 가지고 있어 사용자가 쉽게 접근할 수 있으며, if, while 등의 제어 구조를 지원합니다. 다만 블록 구분에 Begin과 End를 사용하고 시간 개념이 포함되어 있다는 점에서 C 언어와 다릅니다. 회로 설계, 검증, 구현 등 다양한 용도로 활용됩니다. 2. FPGA 보드 Digilent Nexys4 FPGA Board는 범용 반도체(ASSP)와 주문형 반도체(ASIC)의 ...2025.12.14
-
555 Timer를 이용한 Monostable Circuit과 Not Gate 실험2025.12.121. 555 Timer 555 Timer는 Voltage Divider로 5kΩ 3개를 사용하는 집적회로로, 내부에 Not Gate 원리, 2개의 비교기(Comparator), RS flip-flop, 방전용 Transistor로 구성된다. 타이머, 펄스 생성, 발진 애플리케이션, 시간 지연, 발진기 및 flip flop 기능을 제공하며 직접회로에서 다양한 용도로 활용된다. 2. Monostable Circuit 555 Timer를 이용한 회로로 Trigger 입력에 따라 정해진 시간 동안만 출력을 제공한다. Pull-up 저항 R...2025.12.12
-
Verilog를 이용한 Sequential Logic 설계2025.12.201. FPGA (Field Programmable Gate Array) FPGA는 설계 가능한 논리 소자와 프로그래밍 가능한 내부 회로를 포함한 반도체 소자입니다. AND, OR, XOR, NOT 등의 기본 논리 게이트 기능을 복제하여 프로그래밍할 수 있으며, 플립플롭이나 메모리 블록 등의 메모리 요소를 포함하고 있어 디지털 IC 설계 및 검증에 활용됩니다. 2. Verilog (Hardware Description Language) IEEE 1364로 표준화된 Verilog는 전자 회로 및 시스템 설계에 사용되는 하드웨어 기술 언...2025.12.20