총 4개
-
논리회로및실험 레포트2025.01.181. Clock Control Block Clock Control Block은 50 MHz의 오실레이터와 표시부, 클럭 제어부로 구성되어 있습니다. 사용자가 Clock Control Switch를 이용하여 16개의 클럭을 선택할 수 있으며, 7-Segment와 LED를 통해 현재 FPGA 디바이스 모듈로 공급되는 클럭 값과 주파수 대역을 확인할 수 있습니다. 또한 FPGA 디바이스 모듈에 별도의 오실레이터를 장착하여 사용할 수 있습니다. 2. 7-Segment Array 4개의 7-Segment가 하나로 구성된 7-Segment L...2025.01.18
-
서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate2025.01.201. TTL 논리 게이트 TTL(Transistor-Transistor Logic)은 트랜지스터를 조합해 만든 논리 회로를 말한다. TTL 소자에서는 입력과 출력 신호의 전압 차이로 논리 레벨을 표현하며, 일반적으로 입력 신호가 2.0V 이상이면 논리 레벨 1, 0.8V 이하이면 논리 레벨 0으로 간주한다. 출력 신호의 경우 2.7V 이상이면 논리 레벨 1, 0.5V 이하이면 논리 레벨 0으로 간주한다. 이렇게 입력과 출력의 논리 레벨 전압 조건을 다르게 설정하는 이유는 회로에서 발생하는 노이즈로 인해 전압이 변화할 수 있기 때문이...2025.01.20
-
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers2025.01.201. Flip-flops 실험을 통해 flip-flop의 종류와 동작 원리를 이해했습니다. SR latch, D latch, JK flip-flop, T flip-flop 등 다양한 flip-flop의 특성을 확인했고, 특히 setup time과 hold time, propagation delay 등의 개념을 배웠습니다. 이를 통해 순차 논리회로 설계 시 고려해야 할 중요한 요소들을 학습했습니다. 2. Registers 여러 개의 flip-flop을 직렬 또는 병렬로 연결하여 register를 구현하는 방법을 배웠습니다. regis...2025.01.20
-
서강대학교 디지털논리회로실험 9주차 - Memory Devices and dot/key-matrix interfaces2025.01.201. ROM ROM은 기본적으로 n개의 address 입력 신호를 받고 b개의 출력 신호를 내보내는데, 자체 적으로 가지고 있는 2^n x b 개의 데이터 중 address의 입력에 대응하는 것을 출력한다. 이렇 게 자체적으로 가지고 있는 데이터는 단순한 방법으로는 수정할 수 없고, 생산과정 중 진행 되는 입력, 혹은 값의 수정을 위해 만들어진 장치를 이용해야 데이터를 입력할 수 있다. ROM은 이렇게 단순한 방법으로는 데이터 수정이 불가능하지만, 한번 입력된 데이터는 전 원이 차단되어도 사라지지 않고 남아있는 non-volatil...2025.01.20