총 4개
-
Verilog를 이용한 Sequential Logic 설계2025.12.201. FPGA (Field Programmable Gate Array) FPGA는 설계 가능한 논리 소자와 프로그래밍 가능한 내부 회로를 포함한 반도체 소자입니다. AND, OR, XOR, NOT 등의 기본 논리 게이트 기능을 복제하여 프로그래밍할 수 있으며, 플립플롭이나 메모리 블록 등의 메모리 요소를 포함하고 있어 디지털 IC 설계 및 검증에 활용됩니다. 2. Verilog (Hardware Description Language) IEEE 1364로 표준화된 Verilog는 전자 회로 및 시스템 설계에 사용되는 하드웨어 기술 언...2025.12.20
-
디지털시스템설계 이론과제22025.05.091. 디지털 시스템 설계 이 과제는 디지털 시스템 설계에 대한 내용을 다루고 있습니다. 과제에서는 0부터 999까지 카운트하는 카운터 모듈과 11011 패턴을 검출하는 유한상태기계(FSM) 모듈을 설계하고 검증하는 내용이 포함되어 있습니다. 카운터 모듈은 동기화된 리셋 입력을 가지며, 999에서 다음 값으로 넘어갈 때 0으로 초기화됩니다. FSM 모듈은 중첩된 패턴 검출을 허용하는 Mealy 모델로 설계되었습니다. 과제를 통해 디지털 시스템 설계 및 검증 기법을 익힐 수 있습니다. 1. 디지털 시스템 설계 디지털 시스템 설계는 현대...2025.05.09
-
FPGA 기반 HDMI 인터페이스 구현 및 LCD 디스플레이 제어2025.12.121. HDMI 인터페이스 및 신호 처리 HDMI는 고해상도 영상과 오디오 데이터를 압축 없이 전송하는 디지털 인터페이스입니다. HDMI 포트는 19개의 핀으로 구성되며, 핀 1-12는 TMDS 데이터(RGB 및 클록), 핀 13-14는 CEC와 HEAC, 핀 15-16은 DDC 데이터, 핀 17-18은 전원, 핀 19는 핫플러그 감지를 담당합니다. HDMI 인터페이스는 송신부, 전송 채널, 수신부로 구성되며, PYNQ-Z2 보드는 HDMI 소스 역할을 하고 LCD는 싱크 역할을 합니다. 2. TMDS 인코더 및 직렬화 TMDS는 8...2025.12.12
-
FPGA Board를 이용한 FSM 회로의 구현2025.12.201. JK 플립플롭 JK 플립플롭은 RS래치의 금지된 입력(RS='11')을 토글 기능으로 변환하여 동작하는 플립플롭이다. RS 플립플롭에 토글 기능을 결합한 형태로, 입력 JK가 00, 01, 10일 때는 RS 플립플롭과 동일하게 작동하며, JK=11일 때 출력 Q가 반전된다. 이는 디지털 회로 설계에서 상태 저장 및 제어 기능을 수행하는 기본 소자이다. 2. 카운터(Counter) 카운터는 특정 이벤트 발생 횟수를 저장하고 클럭 신호와 연동하여 작동하는 순차 회로이다. 업 카운터는 클럭의 상승 에지마다 개수가 증가하며, 임의의 ...2025.12.20