총 10개
-
아날로그 및 디지털회로설계실습 11장 결과보고서2025.01.041. 비동기식 카운터 비동기 카운터는 첫 번째 Flip-Flop에만 클록이 입력되고, 이후 FF는 이전 FF의 출력을 입력으로 사용한다. 이 때문에 delay가 발생되고, glitch나 ripple 현상이 일어나게 된다. 두번째 FF부터는 이전단의 출력을 입력으로 사용하므로 한 stage를 거칠수록 Qn값의 주기가 2배씩 늘어나며 이것을 '분주회로'의 특성으로 볼 수 있다. 때문에 각 stage의 결과값을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가하는 결과를 출력할 수 있다. 2...2025.01.04
-
인하대 VLSI 설계 6주차 Flip-Flop2025.05.031. Latch Latch는 하나 이상의 비트들을 저장하기 위한 디지털 논리회로로, 데이터 입력 In, 클럭 입력 CLK, 출력 Q로 이루어진다. Latch의 종류에는 Negative Latch와 Positive Latch가 있으며, Negative Edge에서는 clk = 1일 때 Q가 기존의 값을 유지하고 clk = 0일 때 In의 값이 출력 Q로 나오며, Positive Edge에서는 clk = 1일 때 In의 값이 출력 Q로 나오고 clk = 0일 때 Q가 기존의 값을 유지한다. 2. Flip-Flop Flip-Flop은 2...2025.05.03
-
홍익대 디지털논리실험및설계 10주차 예비보고서 A+2025.05.161. 비동기식 카운터와 동기식 카운터의 차이 비동기식 카운터는 맨 앞의 하나의 Flip-flop에만 CLK가 연결되어 있어 앞의 Flip-flop의 출력이 뒤에 오는 CLK로 작동하므로 회로는 간단하지만 delay가 크다. 동기식 카운터는 모든 Flip-flop에 CLK가 연결되어 있어 동기화가 잘 되지만 회로가 복잡하다. 2. Positive edge triggered D Flip-flop 회로 구현 Positive edge triggered D Flip-flop은 negative edge triggered D Flip-flop의...2025.05.16
-
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers2025.01.201. Flip-flops 실험을 통해 flip-flop의 종류와 동작 원리를 이해했습니다. SR latch, D latch, JK flip-flop, T flip-flop 등 다양한 flip-flop의 특성을 확인했고, 특히 setup time과 hold time, propagation delay 등의 개념을 배웠습니다. 이를 통해 순차 논리회로 설계 시 고려해야 할 중요한 요소들을 학습했습니다. 2. Registers 여러 개의 flip-flop을 직렬 또는 병렬로 연결하여 register를 구현하는 방법을 배웠습니다. regis...2025.01.20
-
서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계2025.01.201. Counter Counter는 일정한 주기를 가지고 0과 1의 신호를 반복하는 Clock 신호에 따라 0부터 n까지, 혹은 n부터 0까지 숫자 병렬 Counter로 나눌 수 있다. 비동기 Counter는 Counter를 구성하는 FF들이 Clock 입력을 공유하지 않고, 첫 번째 FF를 제외한 모든 FF가 이전 FF의 출력을 Clock 신호로 받게 된다. 동기 Counter는 Counter를 구성하는 FF들이 Clock 입력을 동일한 하나의 신호로 받는다. 2. State Machine State machine은 n개의 fli...2025.01.20
-
중앙대학교 마이크로프로세서 응용회로 설계실습 결과보고서 4주차2025.01.021. LED 함수 (led_down_shift, led_up_shift) LED 회로에서 LED는 16-bit edge triggered D Flip-Flop에 연결되어 있고, D Flip-Flop은 Data Bus의 15~0번 bit에 연결되어 있습니다. 또한 D Flip-Flop의 LE단자는 Demultiplexer에, Demultiplexer에는 Address Bus의 22~20번 bit에 연결되어 있습니다. 이를 통해 메모리의 특정 주소에 값을 써서 Address Bus와 Data Bus를 조작할 수 있고, 결과적으로 LED...2025.01.02
-
디지털 논리실험 7주차 예비보고서2025.05.061. S-R Latch S-R Latch는 S와 R 입력에 따라 출력 값이 변화한다. S=1, R=0 또는 S=0, R=1이면 출력 값이 변화하고, S와 R이 모두 0이면 출력 값을 유지한다. S와 R이 모두 1일 때는 출력 값이 모두 0이 되어 Invalid 상태가 된다. 2. Pulse Detector와 CLK Pulse Detector는 CLK 신호가 내려가는 타이밍에만 가상의 enable 값이 1이 되어 J와 K 값을 읽는다. 이를 통해 CLK 신호의 순간적인 변화를 감지할 수 있다. 3. J-K Flip-flop J-K F...2025.05.06
-
[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Flip-Flops, Latch 실험결과보고서2025.05.011. Flip-Flop Flip-Flop은 클럭(CLK) 입력을 받아 그에 따라 상태를 바꾸는 기억소자입니다. 실험에서는 74LS112를 활용하여 JK Flip-Flop의 동작을 확인하였습니다. JK Flip-Flop은 SR Flip-Flop, D Flip-Flop과 달리 negative edge일 때 출력이 바뀌며, J와 K가 둘 다 1인 경우에는 출력값을 반전시켜줍니다. 2. Latch Latch는 클럭(CLK) 입력을 가지지 않는 기억소자입니다. 실험에서는 SR Latch와 D Latch의 동작을 확인하였습니다. SR Latc...2025.05.01
-
[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Counter 실험결과보고서2025.05.011. Flip-Flops Flip-Flops는 엣지 트리거 방식으로 동작하며, 출력이 0에서 1로 또는 1에서 0으로 변경될 때 변경된다. JK Flip-Flop은 SR, D Flip-Flop과 달리 negative edge일 때 출력이 변경되며, J와 K가 둘 다 1인 경우 출력값을 반전시켜준다. T Flip-Flop은 T를 toggle로 보아 입력 T의 값이 0이면 상태가 유지되고 1이면 반전된다. 2. Counter 순차 회로는 상태를 순서대로 순환시킨다. 동기식 카운터(Synchronous counter)는 여러 개의 Fli...2025.05.01
-
디지털 논리실험 9주차 예비보고서2025.05.061. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하면, 이 장치의 역할과 입력 값 A와 B의 구분에 대해 설명할 수 있습니다. A와 B의 입력 값은 AND 게이트를 거치므로, B에 0을 넣으면 A의 입력 값과 관계없이 시프트 레지스터에 0이 입력되고, B에 1을 넣으면 A의 입력 값이 시프트 레지스터의 입력 값이 됩니다. 또한 datasheet에서 MR 핀이 active l...2025.05.06