총 13개
-
디지털시스템설계실습_HW_WEEK82025.05.091. 16x8bit Register file 이번 과제에서는 16x8bit Register file을 구현했습니다. 이 구조는 4bit의 address, 8bit의 data 크기, 16개의 저장공간을 가지고 있습니다. wr_enable이 활성화되면 clk 신호에 맞춰 din 값이 wr_addr에 입력되어 저장됩니다. 이를 통해 데이터가 저장되는 과정을 이해할 수 있었습니다. 2. Shift Register Shift Register 모듈을 구현하면서 clk이 positive edge일 때 qout이 shift되는 과정을 통해 동작 ...2025.05.09
-
고려대학교 디지털시스템실험 A+ 10주차 결과보고서2025.05.101. SRAM 구현 및 읽기/쓰기 동작 본 실험을 통하여 16X4 SRAM을 구현하고 메모리에 데이터를 읽고 쓰는 과정을 이해할 수 있었습니다. SRAM을 이용하여 계산기를 구현할 때 결과값이 FPGA에 나타나지 않는 문제가 있었는데, 7 segment control module에서 rst 값에 1을 넣어주는 것으로 이 문제를 해결할 수 있었습니다. 2. SRAM을 이용한 계산기 구현 8X4 SRAM을 이용하여 계산기를 구현하는 실험을 진행하였습니다. SRAM을 프로젝트에 응용하여 각종 데이터를 저장하고 읽을 수 있도록 하면 좋을 ...2025.05.10
-
고려대학교 디지털시스템실험 A+ 6주차 결과보고서2025.05.101. SR Latch SR Latch 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다. SR Latch의 동작 원리와 특성을 이해할 수 있었습니다. 2. D Flip Flop D Flip Flop 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다. D Flip Flop의 동작 원리와 특성을 이해할 수 있었습니다. 3. JK Flip Flop JK Flip Flop 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다....2025.05.10
2 / 2
