총 115개
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 9장 연습문제 풀이2025.01.021. 증폭기의 주파수 응답 입력 회로, 출력 회로, 바이패스 회로의 임계주파수를 계산하고, 고주파 입력 회로와 고주파 출력 회로의 임계주파수를 구하였습니다. 또한 대역폭, 이득 대역폭 곱 등을 계산하였습니다. 2. 밀러 정리 밀러 정리를 적용하여 고주파 등가회로를 구현하고, 입력 커패시턴스를 계산하였습니다. 3. 전압이득과 전력이득 전압이득과 전력이득의 차이를 설명하고, 데시벨로 표현하는 방법을 제시하였습니다. 1. 증폭기의 주파수 응답 증폭기의 주파수 응답은 증폭기가 입력 신호의 주파수에 따라 어떻게 증폭하는지를 나타내는 중요한 ...2025.01.02
-
전자공학실험 13장 공통 게이트 증폭기 A+ 예비보고서2025.01.131. 공통 게이트 증폭기 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 공통 게이트 증폭기의 전압 이득은 소오스 축퇴 저항이 있는 공통 소오스 증폭기와 같고, 위상만 반대이다. 공통 게이트 증폭기의 입력 임피던스는 매우 작으며, 전압을 받아들이는 용도보다는 전류를 받아들이는 용도로 많이 사용된다. 실험을 통해 공통 게이트 증폭기의 전압 이득, 입력 임피던스, 출력 임피던스를 측정하...2025.01.13
-
[전자공학응용실험]2주차_1차실험_MOSFET 기본특성 및 MOSFET 바이어스 회로_예비레포트_A+2025.01.291. MOSFET 기본 특성 MOSFET의 기본적인 동작 원리를 살펴보고, 전류-전압 특성 및 동작 영역을 실험을 통하여 확인한다. 2. MOSFET 바이어스 회로 MOSFET을 이용한 증폭기의 DC 동작점을 잡아 주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 그 동작을 확인한다. 1. MOSFET 기본 특성 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)은 반도체 소자 중 하나로, 전자 기기에 널리 사용되는 핵심 부품입니다. MOSFET의 기본 특성은 다음과 같습...2025.01.29
-
[전자공학응용실험]5주차_4차실험_실험14 캐스코드 증폭기_결과레포트_A+2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 일반 소스 증폭기에 비해 더 큰 전압 이득과 더 높은 전력 저항을 가지는 장점이 있습니다. 하지만 두 개의 MOSFET을 사용해야 하므로 둘 다 바이어스를 해야 하는 단점이 있습니다. 따라서 전압 공급의 제한이 낮아집니다. 캐스코드 증폭기의 출력 저항은 M1 트랜지스터 자체의 출력 저항 ro1에 gm2ro2가 추가되어 증가합니다. PSpice에서는 VDD를 12V로 적용했지만 실험에서는 7V로 적용했고, RL 값도 PSpice에서는 10kΩ, 실험에서는 69.91kΩ으로 달랐기 때문에 전압 이...2025.01.29
-
공통 소오스 증폭기 실험 결과 보고서2025.01.021. 공통 소오스 증폭기 이번 실험에서는 공통 소오스 증폭기 회로를 구현하고 실험을 진행했습니다. 실험 과정에서 이상과 현실의 차이, 장비의 한계 등으로 인해 교재의 실험 절차와 다른 방식으로 실험을 진행했습니다. 입력 전압을 변화시키면서 출력 전압을 측정하여 전압 이득을 계산했고, 입출력 임피던스도 구했습니다. 실험 결과, 약 10.6배의 전압 이득이 발생했으며, 입출력 임피던스 계산 시 약 20%의 오차가 발생했습니다. 이는 AC 전압 인가 시 전류 측정의 어려움 때문인 것으로 보입니다. 또한 바이어스 회로를 포함한 공통 소오스...2025.01.02
-
서강대학교 22년도 전자회로실험 9주차 결과레포트2025.01.131. MOSFET 특성 및 바이어스 회로 MOSFET은 p-type substrate 위에 n+의 source, drain단자를 구성하고, 채널과 oxide로 분리되어있는 Gate를 이용해 channel에 전류가 흐르는 것을 조절하는 3 terminal device이다. NMOS의 ID – VDC 특성에서 VG가 threshold voltage Vth보다 크다면, n-channel이 형성되어 드레인과 소스 사이에 전류가 흐를 수 있다. 이때 VDS에 따라 MOS의 동작 영역이 triode region과 saturation regio...2025.01.13
-
[전자공학응용실험]11주차_7차실험_실험 18 증폭기의 주파수 응답 특성_결과레포트_A+2025.01.291. 증폭기의 주파수 응답 특성 이번 실험에서는 증폭기의 주파수 응답 특성을 확인하기 위한 실험이었습니다. 실험 결과 1kHz에서 최대 전압 이득을 찾았고, 주파수를 1kHz에서 1MHz로 증가시키면서 전압 이득을 확인하여 3dB 주파수를 측정하였습니다. 계산값과 측정값의 차이는 소자 특성의 차이와 저항 오차 때문인 것으로 분석되었습니다. 또한 3dB 주파수를 증가시키기 위해서는 이득을 줄이는 것이 필요하다는 것을 알 수 있었습니다. 1. 증폭기의 주파수 응답 특성 증폭기의 주파수 응답 특성은 증폭기가 입력 신호의 주파수에 따라 어...2025.01.29
-
전자회로설계실습 1차 예비보고서2025.05.101. Op Amp를 이용한 다양한 Amplifier 설계 센서의 Thevenin 등가회로를 구하고 PSPICE로 그렸습니다. 센서의 출력전압을 증폭하기 위해 Inverting Amplifier, Non-Inverting Amplifier, Summing Amplifier를 설계하고 PSPICE 시뮬레이션을 수행하였습니다. 각 증폭기의 설계과정, 회로, 출력파형을 제시하였고 주파수 특성 분석 결과도 포함하였습니다. 또한 증폭기 간 비교와 실험 결과도 기술하였습니다. 1. Op Amp를 이용한 다양한 Amplifier 설계 Op Amp...2025.05.10
-
다단 증폭기 실험 결과 보고서2025.01.021. 다단 증폭기 실험을 통해 2단 증폭기와 3단 증폭기의 동작 특성을 확인하였습니다. 각 단의 전압 이득, 입력/출력 임피던스 등을 측정하고 분석하였습니다. 10kΩ 저항 조건에서는 예상 값과 큰 차이가 없었지만, 10Ω 저항 조건에서는 오차가 상당히 크게 나타났습니다. 이는 매우 낮은 저항 값으로 인해 커패시터로 전류가 빠져나가면서 발생한 것으로 추정됩니다. 다단 증폭기 설계 시 입력 임피던스와 출력 임피던스의 적절한 조건이 중요하며, 각 단의 전압 이득 곱보다 전체 전압 이득이 작은 이유는 소스팔로워 효과와 단 간 신호 전달 ...2025.01.02
-
실험 12_소오스 팔로워 예비 보고서2025.04.271. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 입력 신호가 게이트에 인가되고 출력 신호가 소오스에서 감지되는 공통 드레인 증폭기이다. 출력 신호가 입력 신호를 따라가기 때문에 '소오스 팔로워'라고 불린다. 소오스 팔로워는 출력 임피던스가 작아 작은 부하를 구동하는데 유리하고 전압 버퍼로 사용된다. 이 실험에서는 소오스 팔로워 회로의 동작 원리와 특성을 확인하였다. 2. 소오스 팔로워의 전압 이득 소오스 팔로워의 전압 이득은 1에 가까운 값을 가진다. 저항 부하와 전류원 부하가 있는 경우 각각 식 (12.1)과 (12.2)와 같이...2025.04.27
1 / 12
