1. 전압 이득 계산 PSpice 계산값에서는 VDD 에 5V 를 인가하였으며, pMOS 소자를 다른 것을 사용하였으므로 DC bias 값이 다르게 나와 전압 이득이 다르게 나오게 되었다. 2. 출력 전압 왜곡 출력 전압의 크기가 크게 되면 Bias point 내에서 swing 하는 것이 아닌 bias point 를 벗어나 swing 하게 되어 출력 파형이 잘리게 되는 clamping 현상이 발생하여 왜곡이 일어나게 된다. 1. 전압 이득 계산 전압 이득 계산은 전자 회로 설계에서 매우 중요한 부분입니다. 전압 이득은 입력 전압과 ...