총 105개
-
전자회로실험: 정류 회로2025.01.091. 반파 정류회로 반파 정류회로는 다이오드 내부 저항과 부하 저항의 관계를 이용하여 교류 전압을 정류합니다. 입력 전압이 다이오드의 내부 전압 강하보다 크면 출력이 생성되고, 작으면 출력이 0이 됩니다. 이를 통해 양의 주기만 통과시켜 양의 파형을 얻을 수 있습니다. 반파 정류회로의 입출력 전압 관계식과 전압 전달 특성 곡선을 통해 이를 확인할 수 있습니다. 2. 브리지 정류회로 브리지 정류회로는 트랜스포머와 4개의 다이오드를 이용하여 양의 전압과 음의 전압을 모두 양의 전압으로 정류합니다. 입력 전압이 다이오드의 내부 전압 강하...2025.01.09
-
[예비보고서]중앙대학교 전자회로설계실습 Voltage Regulator 설계2025.05.101. 전자회로 설계 및 실습 이 보고서는 전자회로 설계 및 실습 과정에서 Voltage Regulator 설계에 대한 내용을 다루고 있습니다. 보고서에서는 5 K의 부하에 걸리는 직류전압의 최대치가 4.4 V이며, ripple이 0.9 V 이하가 되도록 교류입력전원의 크기를 결정하고 커패시터의 크기를 설계하는 과정을 설명하고 있습니다. 또한 PSPICE를 사용하여 회로를 구현하고 분석한 결과도 제시하고 있습니다. 1. 전자회로 설계 및 실습 전자회로 설계 및 실습은 전자공학 분야에서 매우 중요한 부분입니다. 전자회로 설계는 전자 기...2025.05.10
-
MOSFET 기본 특성 및 MOSFET 바이어스 회로 실험 결과 보고서2025.01.291. MOSFET 기본 특성 실험 9에서 NMOS의 문턱 전압이 양수이고 PMOS의 문턱 전압이 음수인 이유를 설명하였습니다. NMOS는 소스와 드레인을 n-type을 사용하고 전류를 흐르게 하는 carrier가 전자이므로 채널에 전류가 흐르려면 문턱 전압이 양수여야 합니다. PMOS에서는 소스와 드레인을 p-type을 사용하고 전류를 흐르게 하는 carrier가 hole이므로 채널에 전류가 흐르려면 NMOS의 역전압이 걸려야 하므로 PMOS의 문턱 전압은 음수여야 합니다. 따라서 NMOS를 낮은 전압 쪽에, PMOS를 높은 전압 ...2025.01.29
-
[A+] 전자회로설계실습 10차 예비보고서2025.05.101. OP-Amp를 이용한 Oscillator (신호발생기) 설계 이 보고서는 OP-Amp를 이용한 Oscillator (신호발생기)를 설계하고 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형에 대해 학습하는 것을 목적으로 합니다. 설계 과정에서 OrCAD PSPICE를 사용하여 회로를 설계하고 시뮬레이션을 수행하였으며, 피드백 factor (β)와 피드백 저항 (R)의 변화에 따른 영향을 분석하였습니다. 1. OP-Amp를 이용한 Oscillator (신호발생기)...2025.05.10
-
[전자공학응용실험]11주차_7차실험_실험 18 증폭기의 주파수 응답 특성_예비레포트_A+2025.01.291. 공통 소스 증폭기의 주파수 응답 특성 이 실험에서는 [실험 17]에서 구현한 공통 소스 증폭기의 주파수 응답 특성을 실험하여 대역폭의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악하고자 한다. 공통 소스 증폭기의 소신호 등가회로를 분석하여 주파수 응답 특성을 나타내는 보드 선도를 그리고, 3dB 주파수와 이득 대역폭 곱을 계산한다. 또한 이득 대역폭 곱을 증가시키는 방안을 제시한다. 2. MOSFET의 고주파 모델 MOSFET의 고주파 동작을 설명하기 위해 게이트-소스 커패시턴스(Cgs)와 게이트-드레인 커패시턴스(Cgd...2025.01.29
-
아날로그 및 디지털 회로 설계 실습 (결과) - 래치와 플립플롭2025.01.291. RS 래치 PSPICE를 사용하여 RS 래치 회로를 구현하고 동작을 확인했습니다. Clk=1일 때 S, R 입력에 따라 Q, Q'의 출력이 변화하는 것을 관찰했고, Clk=0일 때는 이전 Clk=1 상태가 유지되는 것을 확인했습니다. 실험 결과는 이론적인 동작과 일치했습니다. 2. RS 플립플롭 RS 래치 회로에 TTL 7400, 7404 소자를 추가하여 RS 플립플롭을 구현하려 했습니다. 하지만 전체 회로를 연결했을 때는 정상 동작하지 않았습니다. 다만 RS 래치 부분과 그 이전 회로 부분은 각각 정상 동작했기 때문에 회로 ...2025.01.29
-
중앙대학교 전자회로설계실습 예비보고서22025.01.111. OP Amp의 Offset Voltage 측정 OP Amp의 offset 전압을 측정하기 위해 두 입력단자를 접지시킨 Open-Loop 회로를 설계하고, 이상적인 OP Amp와 유한한 Open-Loop Gain을 고려한 경우의 출력전압 수식을 제시하였다. 또한 Datasheet에 나타난 Offset Voltage의 Min, Typ, Max 값의 의미와 Offset Voltage 조정 방법을 설명하였다. 2. OP Amp의 Slew Rate 측정 OP Amp의 Slew Rate를 측정하기 위해 입력 주파수와 입력 전압을 낮추는 ...2025.01.11
-
중앙대학교 전기회로 설계실습 결과보고서 8. 인덕터 및 RL회로의 과도응답 (Transient Response)2025.04.291. 인덕터 이번 실험을 통해 인덕터의 기능과 time constant τ의 의미 등 전공 공부를 통해 배웠던 내용들을 다시 확인할 수 있었다. 오실로스코프를 이용해 Function Generator의 출력 전압 파형과 저항 전압파형, 인덕터의 전압파형을 확인한 결과 저항전압파형과 인덕터의 전압파형의 합이 Function Generator의 출력임을 알 수 있었다. Time constant τ를 측정한 결과 9.4 [㎲]로 이론값 9.52 [㎲]와 1.26%의 오차율을 보였다. PSpice 시뮬레이션을 통해 측정한 결과 9.52 [...2025.04.29
-
PSpice를 이용한 반전증폭기 회로 모의해석2025.11.141. PSpice 시뮬레이션 PSpice는 전기회로 모의해석을 위한 프로그램으로, 본 실험에서는 OP-AMP를 이용한 반전증폭기 회로를 구성하고 DC sweep과 AC sweep을 통해 회로의 특성을 분석하였습니다. DC sweep에서는 0~25V 범위의 입력전압에 따른 출력파형을 분석하였고, AC sweep에서는 10~1GHz 범위의 주파수 특성을 확인하였습니다. 2. 반전증폭기 회로 OP-AMP를 이용한 반전증폭기는 입력전압의 극성을 반대로 하면서 증폭하는 회로입니다. 본 실험에서 설계된 반전증폭기는 3배의 증폭률을 가지며, 5...2025.11.14
-
Op Amp를 이용한 다양한 Amplifier 설계 결과보고서 중앙대학교 전자회로설계및실습2025.04.271. Op Amp 증폭기 설계 Op Amp는 고입력 저항, 저출력 저항, 높은 개방 이득이 특징이며 +입력단자와 -입력단자간 전압차를 증폭시키는 기능을 지닌 증폭기이다. 실험을 통해 Inverting/non-Inverting Amplifier 설계를 수행하고 입출력 전압을 측정하여 이득을 계산하고 이론값과 비교하였다. 또한 입출력 전압이 동일할 때의 주파수를 측정하고 왜곡되기 전 출력파형을 측정하였다. 2. Inverting Amplifier 동작 Inverting Amplifier를 구현하고 입력전압과 출력전압을 측정하였다. 설계...2025.04.27
1 / 11
