총 381개
-
중앙대학교 전자회로설계실습 예비보고서62025.01.111. Common Emitter Amplifier 설계 이 보고서는 50Ω, 5kΩ, 12V인 경우, β=100인 NPN BJT를 사용하여 이 kΩ 단위이고 amplifier gain(Av)이 -100V/V인 증폭기를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early Effect를 무시하고 이론부의 Overall Voltage Gain 식을 사용하여 부하저항 RL에 최대전력이 전달되도록 하는 방법을 설명하고 있습니다. 또한 Emitter 저항을 사용한 Common Emitter Amplifier의 설계...2025.01.11
-
중앙대학교 전자회로설계실습 예비보고서72025.01.111. Common Emitter Amplifier의 주파수 특성 이전 실험에서 설계한 emitter 저항을 이용한 Common Emitter Amplifier의 주파수 특성 및 커패시터들의 영향을 측정하고 평가한다. PSPICE 시뮬레이션을 통해 출력 파형, 전압, 전류, 이득 등을 분석하고 주파수 특성 그래프를 작성한다. 또한 저항 및 커패시터 값 변화에 따른 주파수 특성의 변화를 확인한다. 1. Common Emitter Amplifier의 주파수 특성 Common Emitter Amplifier는 가장 널리 사용되는 트랜지스터...2025.01.11
-
에너지변환실험 A+레포트_555타이머2025.01.131. 555 타이머 IC 555 타이머 IC는 복잡한 회로를 구성하는 8핀 IC 칩으로, 주기적으로 신호를 계속 준다. 555 타이머를 사용하면 회로의 안전성을 높일 수 있다. 555 타이머의 내부 회로와 비안정 멀티바이브레이터 동작 특성을 이해할 수 있다. 2. 비안정 멀티바이브레이터 555 타이머를 이용한 비안정 멀티바이브레이터 회로에서 커패시터 전압 v_c에 따라 비교기 출력과 SR 플립플롭 출력이 결정된다. 커패시터 전압이 {V_cc}/3 미만일 때 SR 출력이 Low가 되어 트랜지스터가 차단되고 커패시터가 충전을 시작한다....2025.01.13
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 7장 연습문제 풀이2025.01.091. JFET 바이어스 JFET은 게이트-소스 전압(Vgs)에 따라 차단 상태와 도통 상태가 결정됩니다. Vgs가 음의 값이면 JFET은 차단 상태가 되어 드레인 전류(Id)가 흐르지 않습니다. Vgs가 양의 값이면 JFET은 도통 상태가 되어 Id가 흐르게 됩니다. 따라서 JFET의 동작 상태는 Vgs에 의해 결정됩니다. 2. MOSFET 바이어스 MOSFET은 게이트-소스 전압(Vgs)에 따라 동작 상태가 결정됩니다. Vgs가 문턱 전압(Vth) 이상이면 MOSFET이 도통되어 드레인 전류(Id)가 흐르게 됩니다. Vgs가 Vt...2025.01.09
-
다단 증폭기 실험 결과 보고서2025.01.021. 다단 증폭기 실험을 통해 2단 증폭기와 3단 증폭기의 동작 특성을 확인하였습니다. 각 단의 전압 이득, 입력/출력 임피던스 등을 측정하고 분석하였습니다. 10kΩ 저항 조건에서는 예상 값과 큰 차이가 없었지만, 10Ω 저항 조건에서는 오차가 상당히 크게 나타났습니다. 이는 매우 낮은 저항 값으로 인해 커패시터로 전류가 빠져나가면서 발생한 것으로 추정됩니다. 다단 증폭기 설계 시 입력 임피던스와 출력 임피던스의 적절한 조건이 중요하며, 각 단의 전압 이득 곱보다 전체 전압 이득이 작은 이유는 소스팔로워 효과와 단 간 신호 전달 ...2025.01.02
-
핵심이 보이는 전자회로실험 BJT 공통이미터 증폭기2025.05.161. NPN형 BJT 공통이미터 증폭기 NPN형 BJT 공통이미터 증폭기의 동작 특성을 시뮬레이션과 실험을 통해 분석하였습니다. 시뮬레이션 결과와 측정 결과를 비교하여 전압이득을 계산하고 그래프로 나타내었습니다. 부하저항 RL이 증가하면 얻을 수 있는 전압이득이 많아지는 것을 확인하였습니다. 2. PNP형 BJT 공통이미터 증폭기 PNP형 BJT 공통이미터 증폭기의 동작 특성을 시뮬레이션과 실험을 통해 분석하였습니다. 시뮬레이션 결과와 측정 결과를 비교하여 전압이득을 계산하고 그래프로 나타내었습니다. 부하저항 RL이 증가하면 얻을 ...2025.05.16
-
[A+] 전자회로설계실습 10차 예비보고서2025.05.101. OP-Amp를 이용한 Oscillator (신호발생기) 설계 이 보고서는 OP-Amp를 이용한 Oscillator (신호발생기)를 설계하고 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형에 대해 학습하는 것을 목적으로 합니다. 설계 과정에서 OrCAD PSPICE를 사용하여 회로를 설계하고 시뮬레이션을 수행하였으며, 피드백 factor (β)와 피드백 저항 (R)의 변화에 따른 영향을 분석하였습니다. 1. OP-Amp를 이용한 Oscillator (신호발생기)...2025.05.10
-
전자회로실험 과탑 A+ 예비 보고서 (실험 13 공통 게이트 증폭기)2025.01.291. 공통 게이트 증폭기 공통 게이트 증폭기는 게이트 단자를 공통으로 하고, 입력 신호가 소스에, 출력 신호가 드레인에 걸리는 회로입니다. 이 회로는 주로 넓은 대역폭에서 동작하며, 전류 이득이 큰 것이 특징입니다. 입력 신호는 소스 단자에 인가되며, 드레인에서 출력 신호가 나타납니다. 게이트는 고정되어 있어, 입력 신호는 소스에서 드레인으로 흐르는 전류를 제어하게 됩니다. 입력 임피던스는 매우 낮고, 출력 임피던스는 상대적으로 높습니다. 전압 이득은 대략적으로 g_m * R_D로 나타낼 수 있으며, 공통 게이트 증폭기는 전류 이득...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 14 캐스코드 증폭기)2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 고주파 증폭에서 자주 사용되는 구조로, 출력 저항을 증가시키고 고주파 특성을 개선하는 데 효과적이다. 이 회로는 두 개의 MOSFET을 사용하여, 첫 번째 트랜지스터가 신호를 증폭하고, 두 번째 트랜지스터가 출력을 처리하는 방식으로 동작한다. 캐스코드 증폭기의 전압 이득은 대략적으로 A_v = g_m * R_D로 나타낼 수 있으며, 캐스코드 구조 덕분에 매우 크게 나타날 수 있다. 캐스코드 증폭기는 주로 고주파 증폭기와 대역폭이 중요한 회로에서 자주 사용되며, 신호 왜곡이 적고 안정적인 성능을...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 20 차동 증폭기 기초 실험)2025.01.291. 정전류원 회로 정전류원 회로는 일정한 전류를 제공하는 회로로, 주로 전류 제어 및 안정적인 전류 공급이 요구되는 응용에서 사용된다. 첨부된 그림의 정전류원 회로는 MOSFET 소자 M_4와 M_3를 사용한 구조로 구성되어 있다. 이 회로는 MOSFET의 전류 제어 특성과 전류 거울 원리를 사용하여 기준 전류를 설정하고, 이를 기반으로 일정한 부하 전류를 제공하는 정전류원이다. 2. 차동 증폭기 회로 차동 증폭기는 두 입력 신호의 차이를 증폭하는 회로로, 높은 입력 저항과 낮은 출력 저항을 가지며 잡음 제거와 신호 증폭에서 중요...2025.01.29
23 / 39
