총 115개
-
중앙대학교 전자회로설계실습 예비7. Common Emitter Amplifier의 주파수 특성 A+2025.01.271. Common Emitter Amplifier의 주파수 특성 이 실습에서는 emitter 저항을 사용한 Common Emitter Amplifier의 주파수 특성을 분석하였습니다. Rsig = 50Ω, RL = 5kΩ, VCC = 12V인 경우, β = 100인 BJT를 사용하여 Rin이 kΩ 단위이고 amplifier gain(υo/υin)이 100 V/V인 증폭기를 설계하였습니다. 입력 신호로 100 kHz, 20 mVpp 사인파를 사용하였으며, PSPICE 시뮬레이션을 통해 회로의 전압, 전류 및 출력 파형을 분석하였습니다...2025.01.27
-
Semiconductor Op Amp 실험 보고서 (A+)2025.01.241. OP AMP(Operational Amplifier 연산 증폭기) OP AMP는 가장 큰 전압 이득을 가지며 +입력단자와 입력단자 간의 전압 차를 이용한 증폭기이다. OP AMP는 입력단자, +입력단자, 정측 전원단자, 부측 전원단자, 출력 단자 총 5개의 단자로 구성되어 있다. 2개의 입력단자 중에 입력단자에 입력 신호를 가하면 입력과는 반대되는 상태의 신호가 출력되고, +입력단자에 입력 신호를 가하면 같은 상태의 신호가 출력된다. 따라서 입력단자를 반전 입력, +입력단자를 비반전 입력이라 칭한다. 2. 반전 증폭기 반전 증...2025.01.24
-
서강대학교 22년도 전자회로실험 7주차 결과레포트 (A+자료)2025.01.121. BJT를 이용한 A급 음성 전력 증폭기 이번 실험에서는 BJT를 이용한 A급 음성 전력 증폭기의 동작을 확인하였습니다. A급 증폭기는 트랜지스터가 360도 동안 순방향 바이어스되어 전류가 흐르는 증폭기 방식입니다. 실험을 통해 A급 증폭기의 입출력 특성을 확인할 수 있었습니다. 2. 푸시풀 전력 증폭기 푸시풀 증폭기는 npn과 pnp BJT를 이용한 두 개의 에미터 팔로어가 결합된 증폭기입니다. 입력 신호의 범위에 따라 npn 또는 pnp가 턴온되어 gain이 1에 가까운 팔로잉 동작을 하게 됩니다. 실험을 통해 푸시풀 증폭기...2025.01.12
-
전자공학실험 5장 BJT 바이어스 회로 A+ 예비보고서2025.01.131. BJT 바이어스 회로 BJT를 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC 바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 BJT를 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해 알아보고, 실험을 통하여 동작을 확인하고자 한다. 2. 전압분배 바이어스 회로 일반적으로 증폭기의 동작점을 잡아주기 위해서는 바이어스 회로가 필요하다. 가장 기본적인 전압분배 바이어스 회로는 저항 RB1 또는 R...2025.01.13
-
전자공학응용실험 7주차 5차 실험 공통 소오스 증폭기 결과 레포트2025.01.291. 다단 증폭기의 입력단과 출력단 조건 다단 증폭기의 입력단에서는 입력 임피던스가 커야 입력 전압이 많이 걸려 신호가 다음 단으로 잘 넘어간다. 출력단에서는 출력 임피던스가 부하 저항보다 매우 작아야 부하에 전압이 많이 걸리면서 출력 전압이 커지게 된다. 2. 다단 증폭기의 전압 이득 감소 이유 각 단의 출력 전압은 다음 증폭기에 연결될 때 다음 단의 저항에 의해 전압 분배가 일어나게 되어 최종 단의 전압 이득이 각 단마다 전압 분배가 된만큼 감소하여 나타나게 된다. 3. 실험 회로 변경 이유 처음 50kΩ 저항으로 진행하였을 때...2025.01.29
-
증폭기의 주파수 응답 특성2025.01.021. 증폭기의 주파수 응답 특성 실험을 통해 증폭기의 주파수 응답 특성을 확인하였습니다. 주요 결과는 다음과 같습니다. 70Hz~55kHz 범위에서 전압 이득은 8.8V/V로 측정되었고, 17Hz와 77kHz에서 전압 이득이 감소하는 것을 확인하였습니다. 1MHz까지는 전압 이득 측정이 잘 되었지만 10MHz를 초과하는 영역과 50Hz 미만의 영역에서는 측정이 어려웠습니다. 이는 MOSFET의 기생 커패시턴스로 인해 주파수가 증가함에 따라 전압 이득이 감소하는 것으로 추정됩니다. 이득 대역폭 곱은 큰 폭의 변화 없이 거의 일정한 것...2025.01.02
-
[전자회로응용] Two stage CS amplifier circuit 결과레포트 (만점)2025.01.281. Two stage CS amplifier circuit 이 실험에서는 Two stage CS amplifier circuit을 구현하고 이론적으로 계산한 전압이득과 시뮬레이션 및 측정값을 비교하는 것이 목표입니다. 1단 CS 증폭기의 전압이득은 -gm*RL/(1+gm*RL)이고, 2단 CS 증폭기의 전압이득은 -gm*RL/(1+gm*RL)입니다. 따라서 전체 전압이득은 1단과 2단의 전압이득을 곱한 값이 됩니다. Multisim과 MyDAQ을 사용하여 회로를 구성하고 Oscilloscope로 입출력 파형을 확인하여 이론값과 비...2025.01.28
-
전자회로실험 과탑 A+ 결과 보고서 (실험 14 캐스코드 증폭기)2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 입력단, 증폭단, 출력 특성으로 구성되어 있다. 입력단의 MOSFET M_1은 소스 팔로워 역할을 하며, 증폭단의 MOSFET M_2는 캐스코드 역할을 한다. 캐스코드 구조는 출력 저항을 크게 만들어 전압 이득을 향상시키며, 채널 길이 변조 효과를 최소화하여 넓은 대역폭에서 동작할 수 있다. 캐스코드 증폭기의 전압 이득은 대략적으로 A_v = g_m * R_D로 나타낼 수 있다. 2. 실험 절차 및 결과 실험에서는 V_GG 값을 변화시키며 출력 전압을 측정하였고, 트랜스컨덕턴스 g_m과 출력 ...2025.01.29
-
[전자공학응용실험]7주차_5차실험_실험 15 다단 증폭기_예비레포트_A+2025.01.291. 다단 증폭기 다단 증폭기의 개념과 등가회로를 설명하고, 다단 증폭기의 전압 이득 계산 방법을 제시하였습니다. 또한 작은 부하 저항을 구동하기 위한 2단 및 3단 증폭기 구성 방법을 설명하였습니다. 2. MOSFET 증폭기 특성 공통 소스 증폭기, 소스 팔로워 증폭기, 공통 게이트 증폭기의 전압 이득, 입력 임피던스, 출력 임피던스 특성을 정리하였습니다. 이를 바탕으로 다단 증폭기 설계 시 고려해야 할 사항을 설명하였습니다. 3. 2단 증폭기 설계 공통 소스 증폭기와 소스 팔로워를 연결한 2단 증폭기 회로를 제시하고, 이 회로의...2025.01.29
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_결과레포트_A+2025.01.291. 전압 이득 계산 PSpice 계산값에서는 VDD 에 5V 를 인가하였으며, pMOS 소자를 다른 것을 사용하였으므로 DC bias 값이 다르게 나와 전압 이득이 다르게 나오게 되었다. 2. 출력 전압 왜곡 출력 전압의 크기가 크게 되면 Bias point 내에서 swing 하는 것이 아닌 bias point 를 벗어나 swing 하게 되어 출력 파형이 잘리게 되는 clamping 현상이 발생하여 왜곡이 일어나게 된다. 1. 전압 이득 계산 전압 이득 계산은 전자 회로 설계에서 매우 중요한 부분입니다. 전압 이득은 입력 전압과 ...2025.01.29
8 / 12
