총 22개
-
중첩의 원리와 테브난/노턴 정리 예비보고서2025.01.131. 중첩의 원리 중첩의 원리란 다중 전원이 있는 선형 회로 소자만으로 구성된 선형 회로망에서 모든 전원이 동시에 인가 될 경우 회로망에서의 전류 및 전압의 반응은 각 전원이 개별적으로 작용할 경우의 반응의 합과 같다는 것이다. 중첩의 원리를 사용하면 다중 전원을 가진 선형 회로에서 쉽게 전압 및 전류를 구할 수 있다. 2. 테브난 정리 테브난 등가 회로는 전원을 포함한 선형 회로를 하나의 비종속 전압 전원과 이와 직렬로 연결된 하나의 저항으로 구성된 회로로 표현한 것이다. 테브난 등가 회로로 표현하기 위해서는 내부에 비종속 전원이...2025.01.13
-
전자회로설계 및 실습8_설계 실습8. MOSFET Current Mirror 설계_예비보고서2025.01.221. 단일 Current Mirror 설계 N-Type MOSFET을 이용하여 특정 Reference 전류가 흐를 수 있는 단일 Current Mirror를 설계 및 측정하여, current mirror를 이용한 전류원의 전기적 특성을 이해한다. 2N7000 MOSFET을 사용하여 VCC=VDD=5V, IREF=10mA인 전류원을 설계한다. 2N7000의 데이터시트를 이용하여 kn'W/L을 구하고, IREF=10mA를 만족시키는 VGS와 R값을 계산한다. 또한 M이 Saturation 영역에서 동작하기 위한 조건과 RL의 최대값을 ...2025.01.22
-
기초회로실험 테브닌노턴정리실험 예비보고서2025.04.291. Thevenin 정리 Thevenin 정리는 모든 선형회로망은 한 개의 등가전압원 V(TH)와 한 개의 등가저항 R(TH)의 직렬 연결로 대치할 수 있다는 내용이다. 등가저항과 등가전압을 계산하는 공식을 제공하고 있으며, 부하단자 R(L)에 흐르는 전류를 구하는 공식도 설명하고 있다. 2. Norton 정리 Norton 정리는 회로망을 임의의 두 단자를 기준으로 관찰할 때 등가전류 전원과 한 개의 등가저항을 병렬로 연결된 등가회로로 바꾸어 놓을 수 있다는 내용이다. 등가전류전원 I(N)과 등가저항 R(TN)을 계산하는 공식을 ...2025.04.29
-
서강대학교 22년도 전자회로실험 11주차 결과레포트2025.01.131. 전류원 및 전류미러 전자회로실험 예비/결과 보고서실험 11주차. 전류원 및 전류미러/MOSFET 차동 증폭기분반조학번이름시작15:00종료17:30실험시작/종료시간 기재(통계목적임)예비보고서는 아래 각 문항 중 (예비)라고 되어 있는 부분을 수행하여 작성한다.결과보고서는 측정결과 및 분석을 추가하고, 설계과제를 수행하여 결과를 작성한다.회로 구성 사진 및 측정화면 사진은 실험 조원의 학생증 등 ID 가 보이도록 촬영함 2. MOSFET 차동 증폭기 전자회로실험 예비/결과 보고서실험 11주차. 전류원 및 전류미러/MOSFET 차동...2025.01.13
-
전자공학실험 16장 전류원 및 전류 거울 A+ 결과보고서2025.01.151. 전류원 및 전류 거울 이 실험에서는 아날로그 증폭기에서 부하로써 널리 사용되고 있는 정전류원 및 전류 거울을 이용한 능동 부하(active load)회로를 구성하고, 이를 실제로 구현함으로써 정전류원 및 전류 거울의 특성을 정확하게 파악하고자 한다. 실험 절차에 따라 RREF 값을 조정하면서 Vpbias 전압과 IREF 전류를 측정하고, 이를 바탕으로 공통 소오스 증폭기의 입력-출력 DC 전압 레벨을 확인하였다. 고찰 사항에서는 전류 거울의 전류 오차 발생 원인, 전류원의 출력 저항과 전류 정확도 관계, MOSFET 소자 선택...2025.01.15
-
Thevenin & Norton 정리 / 중첩의 원리 & 가역 정리 예비 보고서2025.04.271. Thevenin 정리 Thevenin 정리는 복잡한 회로망의 어느 특정된 한 지로의 전류나 혹은 전압을 구하는데 매우 편리한 방법을 제시해 준다. 모든 선형회로망은 한 개의 등가전압원 Vth와 한 개의 등가저항 Rth의 직렬 연결로 대치할 수 있다는 내용이다. Vth는 개방회로 전압이고, Rth는 회로에 존재하는 모든 독립 전원들을 제거한 다음, 단자에서 회로 쪽으로 들여다본 저항이다. 2. Norton 정리 Norton 정리는 주어진 회로망을 임의의 두 단자를 기준으로 관찰할 때 등가전류 전원 In과 한 개의 등가저항 Rn을...2025.04.27
-
실험 16_전류원 및 전류 거울 예비 보고서2025.04.271. MOSFET 특성 구하기 MOSFET의 특성을 구하기 위해 [그림 16-1]과 [그림 16-2]의 회로를 구성하여 실험을 진행한다. [그림 16-1]의 회로를 통해 문턱전압 |V_thp|를 구하고, [그림 16-2]의 회로를 통해 μ_p C_ox W/L를 구할 수 있다. 2. 능동 부하가 있는 공통 소스 증폭기 공통 소스 증폭기에서 부하로 트랜지스터를 사용하는 능동 부하 회로를 구성할 수 있다. [그림 16-3]과 [그림 16-4]는 능동 부하가 있는 공통 소스 증폭기의 개념도와 회로도를 보여준다. 3. 정전류원과 전류 거울을...2025.04.27
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 예비보고서 8. MOSFET Current Mirror 설계2025.04.301. 단일 Current Mirror 설계 설계실습 8. MOSFET Current Mirror 설계 목적: N-Type MOSFET을 이용하여 특정 Reference 전류가 흐를 수 있는 단일 Current Mirror와 Cascode Current Mirror를 설계 및 측정하여, Current Mirror를 이용한 전류원의 전기적 특성을 이해한다. 단일 Current Mirror 설계에서는 2N7000 MOSFET을 이용하여 Vcc=VDD=10V, IREF=10mA인 전류원을 설계하고, PSPICE 시뮬레이션을 통해 전압, 전...2025.04.30
-
기초전자실험 - 24장 전류원 및 전류 미러 회로2025.04.301. 전계효과 트랜지스터 (JFET) JFET는 전압을 증폭시키는 트랜지스터로, 유니폴라 소자이며 한 종류의 캐리어에 의해 전류가 형성된다. JFET는 BJT보다 온도적으로 더 안정되어 있어 트랜지스터의 손상 위험이 큰 직접회로에 많이 사용된다. JFET의 특성으로는 V_GS=0V, V_DS>0일 경우 n채널의 내부 전자들이 양의 전위인 드레인쪽으로 이동하여 소스방향으로 전류가 흐르며, V_GS<0V일 경우 소스쪽의 공핍영역이 커져 n채널의 전자흐름을 방해하여 전류량이 0A가 된다. 2. 전류원 전류원은 부하의 조건에 상관없이 항상...2025.04.30
-
전기전자공학실험-전류원 및 전류 미러 회로2025.04.301. 전계효과 트랜지스터 (JFET) JFET는 전압을 증폭시키는 트랜지스터이며, 유니폴라 소자로 한 종류의 캐리어에 의해 전류가 형성된다. JFET는 BJT보다 온도적으로 더 안정되어 있어 트랜지스터의 손상 위험이 큰 직접회로에 많이 사용된다. JFET의 특성으로는 V_GS=0V, V_DS>0일 경우 n채널의 내부 전자들이 양의 전위인 드레인쪽으로 이동하여 소스방향으로 전류가 흐르며, V_GS<0V일 경우 소스쪽의 공핍영역이 커져 n채널의 전자흐름을 방해하게 된다. 2. 전류원 전류원은 부하의 조건에 상관없이 항상 일정한 전류를 ...2025.04.30
2 / 3
