총 25개
-
울산대학교 전기전자실험 14. 전류원 및 전류 미러 회로2025.01.121. 공통 source 회로의 바이어스 공통 source 회로의 바이어스에 대해 설명하고 있습니다. Shockley 방정식을 통해 구한 해 중 하나는 V_P와 I_DSS 범위 내에 있지만 다른 하나는 이 범위 밖에 있어 타당하지 않은 값이라고 설명하고 있습니다. 2. 이론값과 측정값의 오차 이론값과 측정값 사이에 가장 큰 오차가 발생한 이유는 이전 실험에서 사용한 JFET의 I_DSS가 8mA로 측정되어 이번 실험에서 이론값을 8mA로 두고 구했기 때문이라고 설명하고 있습니다. 3. 트랜지스터의 동작 V_DS와 V_DG의 차이를 통...2025.01.12
-
전자회로실험 과탑 A+ 결과 보고서 (실험 16 전류원 및 전류 거울)2025.01.291. 전류원 (Current Source) 전류원은 회로에 일정한 전류를 공급하는 역할을 한다. MOSFET 기반 전류원은 일반적으로 포화 영역에서 작동하며, 입력 전압의 변화와 관계없이 일정한 전류를 유지할 수 있다. 전류원 회로에서는 기준 저항 R_REF를 통해 기준 전류를 설정하고, 이 값이 MOSFET을 통해 고정된 전류로 공급된다. 2. 전류 거울 (Current Mirror) 전류 거울은 하나의 기준 전류를 복사하여 다른 부분에 동일한 전류를 전달하는 역할을 한다. 전류 거울은 주로 두 개의 MOSFET으로 구성되며, 첫...2025.01.29
-
교류및전자회로실험 실험9-2 트랜지스터 기본회로 실험 예비보고서2025.01.171. 트랜지스터의 운전상태 트랜지스터의 운전상태는 cutoff, saturation, active 상태로 나뉜다. cutoff 상태에서는 IB가 0이고 트랜지스터가 open되어 있다. saturation 상태에서는 IB가 충분히 커서 저항이 0에 가까운 short 상태이다. active 상태는 두 상태의 중간이며 IC와 IB에 비례한다. 2. 트랜지스터 스위치 트랜지스터를 스위치로 사용할 때는 cutoff 상태와 saturation 상태로 동작한다. 작은 신호로 큰 전류를 스위칭할 수 있다. LED 점멸 회로를 통해 트랜지스터 스위...2025.01.17
-
전자회로실험 결과보고서 - 전류원 및 전류거울2025.01.021. 전류거울 전류 거울에서 전류 오차가 생기는 원인은 MOSFET의 문턱 전압, 이동도 등과 같은 제조 공정의 편차와 외부 환경으로 인한 것이다. 또한 채널 길이 모듈레이션, 접촉 저항, 전류 거울의 내부 임피던스, 전류 센서의 정밀도 등 다양한 요인으로 인해 전류 오차가 발생할 수 있다. 2. 전류원 전류원의 출력 저항이 낮을수록 전류의 정확도가 향상될 가능성이 높다. 전류원은 출력 저항이 커 부하 저항 대용으로 사용되는데, 공통 소오스 증폭기에 흐르는 입력 전압에 비례한 소신호 전류가 부하 저항으로 인하여 출력 전압으로 변환되...2025.01.02
-
서강대학교 22년도 전자회로실험 11주차 결과레포트2025.01.131. 전류원 및 전류미러 전자회로실험 예비/결과 보고서실험 11주차. 전류원 및 전류미러/MOSFET 차동 증폭기분반조학번이름시작15:00종료17:30실험시작/종료시간 기재(통계목적임)예비보고서는 아래 각 문항 중 (예비)라고 되어 있는 부분을 수행하여 작성한다.결과보고서는 측정결과 및 분석을 추가하고, 설계과제를 수행하여 결과를 작성한다.회로 구성 사진 및 측정화면 사진은 실험 조원의 학생증 등 ID 가 보이도록 촬영함 2. MOSFET 차동 증폭기 전자회로실험 예비/결과 보고서실험 11주차. 전류원 및 전류미러/MOSFET 차동...2025.01.13
-
전기전자공학실험-전류원 및 전류 미러 회로2025.04.301. 전계효과 트랜지스터 (JFET) JFET는 전압을 증폭시키는 트랜지스터이며, 유니폴라 소자로 한 종류의 캐리어에 의해 전류가 형성된다. JFET는 BJT보다 온도적으로 더 안정되어 있어 트랜지스터의 손상 위험이 큰 직접회로에 많이 사용된다. JFET의 특성으로는 V_GS=0V, V_DS>0일 경우 n채널의 내부 전자들이 양의 전위인 드레인쪽으로 이동하여 소스방향으로 전류가 흐르며, V_GS<0V일 경우 소스쪽의 공핍영역이 커져 n채널의 전자흐름을 방해하게 된다. 2. 전류원 전류원은 부하의 조건에 상관없이 항상 일정한 전류를 ...2025.04.30
-
전자공학실험 16장 전류원 및 전류 거울 A+ 결과보고서2025.01.151. 전류원 및 전류 거울 이 실험에서는 아날로그 증폭기에서 부하로써 널리 사용되고 있는 정전류원 및 전류 거울을 이용한 능동 부하(active load)회로를 구성하고, 이를 실제로 구현함으로써 정전류원 및 전류 거울의 특성을 정확하게 파악하고자 한다. 실험 절차에 따라 RREF 값을 조정하면서 Vpbias 전압과 IREF 전류를 측정하고, 이를 바탕으로 공통 소오스 증폭기의 입력-출력 DC 전압 레벨을 확인하였다. 고찰 사항에서는 전류 거울의 전류 오차 발생 원인, 전류원의 출력 저항과 전류 정확도 관계, MOSFET 소자 선택...2025.01.15
-
전기회로실험 A+ 9주차 결과보고서(중첩정리)2025.05.071. 중첩의 정리 중첩의 정리는 2개 이상의 전압원을 갖는 선형회로에 적용할 때 가장 유용하다. 선형회로에서 소자에 걸리는 전압, 전류를 구하기 위해서는 하나의 전압원을 제외한 나머지 모든 전압원은 내부 저항으로 대체한 후 (이상적인 전압원의 경우에는 단락회로로 대체한다), 회로에 남아있는 하나의 전압원에 의한 영향을 결정한다. 회로 내의 각각의 전원에 대해 이 과정을 반복한다. 모든 전원에 의한 실제 전류와 전압은 각 전원에 대해 구해진 전류와 전압의 대수적 합이 된다. 2. 테브닌 정리 테브닌 정리는 임의의 선형 2단자 회로망은...2025.05.07
-
기초회로실험 테브닌노턴정리실험 예비보고서2025.04.291. Thevenin 정리 Thevenin 정리는 모든 선형회로망은 한 개의 등가전압원 V(TH)와 한 개의 등가저항 R(TH)의 직렬 연결로 대치할 수 있다는 내용이다. 등가저항과 등가전압을 계산하는 공식을 제공하고 있으며, 부하단자 R(L)에 흐르는 전류를 구하는 공식도 설명하고 있다. 2. Norton 정리 Norton 정리는 회로망을 임의의 두 단자를 기준으로 관찰할 때 등가전류 전원과 한 개의 등가저항을 병렬로 연결된 등가회로로 바꾸어 놓을 수 있다는 내용이다. 등가전류전원 I(N)과 등가저항 R(TN)을 계산하는 공식을 ...2025.04.29
-
실험 16_전류원 및 전류 거울 결과보고서(실험절차 책이랑 다르니 참고하시고 구매하세요)2025.04.281. 전류원 및 전류 거울 이 실험에서는 아날로그 증폭기에서 부하로서 널리 사용되고 있는 정전류원 및 전류 거울을 이용한 능동 부하(active load) 회로를 구성하고, 이를 실제로 구현함으로써 정전류원 및 전류 거울의 특성을 정확하게 파악하고자 하였다. 실험 절차에 따라 M1 트랜지스터의 gm을 결정하고, Vpbias 전압과 IREF 전류를 생성하였다. 또한 전류 거울에 의해 결정되는 Vpbias, IREF와 I1 전류를 측정하였다. 이를 바탕으로 공통 소스 증폭기의 입력-출력 DC 전압 레벨을 확인하였다. 2. 전류 오차 분...2025.04.28
1 / 3
