총 215개
-
전자공학응용실험 7주차 5차 실험 공통 소오스 증폭기 결과 레포트2025.01.291. 다단 증폭기의 입력단과 출력단 조건 다단 증폭기의 입력단에서는 입력 임피던스가 커야 입력 전압이 많이 걸려 신호가 다음 단으로 잘 넘어간다. 출력단에서는 출력 임피던스가 부하 저항보다 매우 작아야 부하에 전압이 많이 걸리면서 출력 전압이 커지게 된다. 2. 다단 증폭기의 전압 이득 감소 이유 각 단의 출력 전압은 다음 증폭기에 연결될 때 다음 단의 저항에 의해 전압 분배가 일어나게 되어 최종 단의 전압 이득이 각 단마다 전압 분배가 된만큼 감소하여 나타나게 된다. 3. 실험 회로 변경 이유 처음 50kΩ 저항으로 진행하였을 때...2025.01.29
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_결과레포트_A+2025.01.291. 전압 이득 계산 PSpice 계산값에서는 VDD 에 5V 를 인가하였으며, pMOS 소자를 다른 것을 사용하였으므로 DC bias 값이 다르게 나와 전압 이득이 다르게 나오게 되었다. 2. 출력 전압 왜곡 출력 전압의 크기가 크게 되면 Bias point 내에서 swing 하는 것이 아닌 bias point 를 벗어나 swing 하게 되어 출력 파형이 잘리게 되는 clamping 현상이 발생하여 왜곡이 일어나게 된다. 1. 전압 이득 계산 전압 이득 계산은 전자 회로 설계에서 매우 중요한 부분입니다. 전압 이득은 입력 전압과 ...2025.01.29
-
[전자공학응용실험]11주차_7차실험_실험 18 증폭기의 주파수 응답 특성_결과레포트_A+2025.01.291. 증폭기의 주파수 응답 특성 이번 실험에서는 증폭기의 주파수 응답 특성을 확인하기 위한 실험이었습니다. 실험 결과 1kHz에서 최대 전압 이득을 찾았고, 주파수를 1kHz에서 1MHz로 증가시키면서 전압 이득을 확인하여 3dB 주파수를 측정하였습니다. 계산값과 측정값의 차이는 소자 특성의 차이와 저항 오차 때문인 것으로 분석되었습니다. 또한 3dB 주파수를 증가시키기 위해서는 이득을 줄이는 것이 필요하다는 것을 알 수 있었습니다. 1. 증폭기의 주파수 응답 특성 증폭기의 주파수 응답 특성은 증폭기가 입력 신호의 주파수에 따라 어...2025.01.29
-
[전자공학응용실험]12주차_8차실험_실험 20 차동 증폭기 기초 실험_결과레포트_A+2025.01.291. 차동 증폭기 기초 실험 이번 실험은 차동 증폭기 기초 실험으로써 전에 배운 전류 거울을 사용하여 전류를 MOSFET의 W/L의 비율로 흐르게 하고, 2개의 common source를 대칭으로 사용하여 공통 모드 입력을 인가해준다. 이로써 바이어스를 I/2로 잡아줄 수 있게 된다. 실험을 진행하면서 오실로스코프 프로브가 불안정하여 선을 잡고 진행하여야 출력이 잘 나오는 현상이 발생하여 어려움을 겪었다. 또한 클리핑이 일어나는 지점을 찾을 때, 출력에 클리핑이 잘 일어나는 지점을 찾기 위해 입력 전압을 400mVpp까지 올리게 되...2025.01.29
-
[전자공학응용실험]13주차_9차실험_실험21 차동증폭기 심화 실험_결과레포트_A+2025.01.291. 차동 증폭기 이번 실험은 차동 증폭기의 심화 실험으로, 차동 모드 전압 이득과 공통 모드 전압 이득을 구하고 이를 바탕으로 CMRR(공통 모드 제거비)를 계산해보는 실험이었다. 실험 결과, 이론적으로는 CMRR이 무한대가 되어야 하지만 실제로는 소자 간 파라미터 차이로 인해 CMRR 값이 유한한 값을 가지게 되었다. 또한 주파수에 따라 Ad와 Acm 값이 달라져 CMRR도 변화하는 것을 확인할 수 있었다. 실험 과정에서는 브레드보드 구멍 크기로 인한 문제가 발생하기도 했다. 1. 차동 증폭기 차동 증폭기는 전자 회로에서 매우 ...2025.01.29
-
[전자공학응용실험]14주차_10차실험_실험28 아날로그-디지털 변환기_결과레포트_A+2025.01.291. 아날로그-디지털 변환기 아날로그 신호를 디지털로 변환할 때 이상적인 아날로그-디지털 변환기와 달리 양자화 오차가 발생하여 DNL(Differential Non-Linearity)과 INL(Integral Non-Linearity)이 발생하게 된다. DNL은 1-(V(x)-V(x-1))/LSB로 표현될 수 있는데 LSB를 줄이기 위해서는 비트 수를 줄여야 하기 때문에 결과가 달라지므로 LSB는 줄일 수 없으며 V(x)는 출력 코드가 x에 해당되는 아날로그 전압의 양 끝 전압으로 이 차이를 줄여서 DNL을 줄일 수 있다. INL은...2025.01.29
-
아날로그 및 디지털 회로 설계 실습 (예비) 설계 실습 2. Switching Mode Power Supply (SMPS) A+2025.01.291. PWM 제어 회로 설계 PWM 칩(UC3845)을 이용하여 출력전압 0 V ~ 10 V (peak to peak), 스위칭 주파수 12.5 kHz의 PWM 제어 회로를 설계하였습니다. PWM 제어 회로와 Buck Converter 회로를 이용하여 스위칭 주파수 12.5 kHz, 입력 전압 5 V, 출력 전압 2.5 V의 SMPS를 설계하였습니다. 또한 PWM 제어 회로와 Boost Converter 회로를 이용하여 스위칭 주파수 12.5 kHz, 입력 전압 5 V, 출력 전압 10 V의 SMPS를 설계하였습니다. 2. Buck...2025.01.29
-
직류회로(2) (충북대 일반 물리학 및 실험2)2025.01.291. 병렬 회로 병렬 회로는 2개 이상의 소자를 전원에 대하여 병렬로 접속한 회로를 말한다. 병렬 회로에서 각 저항의 전위차는 모두 같고, 전체 전류는 각 저항에 흐르는 전류의 합과 같다. 실험 결과 이론적 예측과 실험값이 1.91%~2.58%의 오차로 거의 일치하였으며, 이를 통해 병렬 회로의 특성을 확인할 수 있었다. 다만 각 저항의 전류 측정 결과에서 10% 이상의 오차가 발생하였는데, 이는 접촉 저항 및 측정 장비의 한계로 인한 것으로 보인다. 향후 실험에서는 더 정밀한 장비를 사용하고 반복 측정을 통해 데이터의 신뢰성을 높...2025.01.29
-
중앙대학교 전자회로설계실습 예비3. Voltage Regulatior 설계 A+2025.01.271. Voltage Regulator 설계 이 프레젠테이션은 전자회로설계실습의 예비 3번째 실습인 Voltage Regulator 설계에 대한 내용을 다루고 있습니다. 설계 과정에서 사용된 수식과 계산 과정을 상세히 설명하고 있으며, PSPICE를 활용한 회로 분석 결과도 포함되어 있습니다. 주요 내용으로는 브리지 방식 정류회로의 동작 원리, 부하 전압 및 리플 전압 계산, 교류 입력 전원 크기 및 주파수 결정 등이 있습니다. 1. Voltage Regulator 설계 전압 레귤레이터 설계는 전자 회로 설계에서 매우 중요한 부분입니...2025.01.27
-
중앙대학교 전자회로설계실습 예비5. BJT와 MOSFET을 사용한 구동(Switch)회로 A+2025.01.271. BJT와 MOSFET을 사용한 구동(Switch)회로 설계 이 자료는 BJT와 MOSFET을 사용한 구동(Switch) 회로 설계에 대해 설명하고 있습니다. 주요 내용은 다음과 같습니다: 1. BJT를 사용한 LED 구동 회로 설계: BJT 2N3904를 사용하여 BL-B4531 LED를 구동하는 회로를 설계하는 방법을 설명합니다. 이때 BJT가 완벽하게 saturation 영역에서 동작하도록 하기 위한 조건을 제시합니다. 2. MOSFET을 사용한 LED 구동 회로 설계: 2N7000 MOSFET을 사용하여 BL-B453...2025.01.27
19 / 22
