총 129개
-
전자회로실험 과탑 A+ 예비 보고서 (실험 2 정류회로)2025.01.291. 정류회로 정류회로는 교류 전압을 직류 전압으로 변환하는 중요한 회로이다. 반파 정류회로, 전파 정류회로, 브리지 정류회로 등 다양한 정류회로 구조가 있으며, 각각의 동작 원리와 입출력 특성이 다르다. 반파 정류회로는 한 주기의 절반만 정류하지만 구조가 간단하고, 전파 정류회로와 브리지 정류회로는 전체 주기를 정류하여 효율이 높다. 또한 필터 커패시터를 추가하면 리플이 감소하는 피크 정류회로를 구현할 수 있다. 이러한 정류회로의 특성을 이해하고 실험을 통해 확인하는 것이 중요하다. 1. 정류회로 정류회로는 교류 전압을 직류 전압...2025.01.29
-
[예비보고서]중앙대학교전자회로설계실습 4주차 MOSFET의 특성측정2025.01.121. MOSFET 특성 측정 이 보고서에서는 MOSFET 소자의 특성을 측정하고 분석하는 내용을 다루고 있습니다. 주요 내용으로는 데이터시트를 이용한 문턱전압(VT)과 전류계수(kn) 계산, PSPICE 시뮬레이션을 통한 MOSFET 회로 설계 및 특성 곡선 분석, 시뮬레이션 결과와 데이터시트 값의 비교 등이 포함되어 있습니다. 이를 통해 MOSFET 소자의 동작 원리와 특성을 이해하고 측정하는 방법을 학습할 수 있습니다. 1. MOSFET 특성 측정 MOSFET(Metal-Oxide-Semiconductor Field-Effect...2025.01.12
-
연산증폭기의 특성 예비보고서2025.01.061. 슬루율 슬루율은 계단 파형 전압이 인가되었을 때 출력전압의 시간에 따른 최대변화율을 나타내는 지표입니다. 슬루율이 높을수록 증폭기의 주파수 응답이 좋습니다. 실험에서는 PSPICE 시뮬레이션과 실험을 통해 uA741 연산증폭기의 슬루율을 측정하고, 데이터시트 값과 비교하였습니다. 2. 공통모드 제거비 공통모드 제거비(CMRR)는 연산증폭기 회로 설계에서 중요한 지표입니다. 입력단자에 같은 신호가 인가되는 공통모드 상황에서 증폭기의 출력전압이 0이 되어야 하지만, 실제로는 완벽하지 않기 때문에 공통모드 이득이 발생합니다. CMR...2025.01.06
-
[A+]전자회로설계실습 예비보고서 72025.01.041. Common Emitter Amplifier의 주파수특성 이전 실험에서 설계한 emitter 저항을 사용한 Common Emitter Amplifier의 주파수 특성 및 커패시터들의 영향을 측정하고 평가합니다. 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 시뮬레이션하여 모든 노드의 전압과 브랜치의 전류가 나타난 회로도와 출력파형을 제출합니다. 출력전압의 최대값, 최소값, 피크-피크 값을 확인하고 주파수 특성을 분석합니다. 1. Common Emitter Amplifier의 주파수특성 Comm...2025.01.04
-
중앙대학교 전자회로 설계실습 예비보고서 6. Common Emitter Amplifier 설계2025.04.291. Common Emitter Amplifier 설계 이 보고서는 50 Ω, Rc = 5 kΩ, Vcc = 12 V인 경우, β=100인 NPN BJT를 사용하여 Ic가 kΩ단위이고 amplifier gain(Vout/Vin)이 –100 V/V인 emitter 저항을 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early effect 무시, 최대전력 전달을 위한 부하저항 결정, 증폭기 이득 계산, 바이어스 전압 및 저항 값 도출 등의 내용이 포함되어 있...2025.04.29
-
A+ 2022 중앙대학교 전자회로설계실습 예비보고서 3 Voltage Regulator 설계2025.05.011. 전자회로설계실습 이 보고서는 중앙대학교 전자회로설계실습 수업의 예비보고서입니다. 학생은 Voltage Regulator 회로를 설계하고 PSPICE 시뮬레이션을 수행했습니다. 설계 과정에서 부하 저항, 변압기 권선비, 커패시터 값 등을 계산하고 시뮬레이션 결과를 분석했습니다. 2. 전압 조절기 설계 이 보고서에서는 5 kΩ 부하에 4.4 V의 직류 전압과 0.9 V 이하의 리플 전압을 공급하도록 전압 조절기 회로를 설계했습니다. 변압기 권선비, 커패시터 값, 주파수 등을 계산하고 PSPICE 시뮬레이션을 통해 결과를 확인했습니...2025.05.01
-
중앙대 전자회로 설계 실습 예비보고서 1_Op Amp를 이용한 다양한 Amplifier 설계2025.01.111. 센서 측정 및 등가회로 센서의 출력전압을 오실로스코프로 직접 측정하여 peak to peak 전압이 200㎷이었고, 센서의 부하로 10㏀ 저항을 연결한 후 10㏀ 저항에 걸리는 전압을 측정하여 peak to peak 전압이 100㎷이었다. 이를 바탕으로 센서의 Thevenin 등가회로를 구하는 과정을 기술하고 PSPICE로 그려서 제출하였다. 또한 Function generator와 저항으로 Thevenin 등가회로를 구현하기 위해 Function generator의 출력을 설정하는 방법을 제시하였다. 2. Inverting ...2025.01.11
-
중앙대 전자회로 설계 실습 예비보고서 6_Common Emitter Amplifier 설계2025.01.111. Emitter 저항을 삽입한 Common Emitter Amplifier 설계 설계실습 6. Common Emitter Amplifier 설계에서 Emitter 저항을 사용한 Common Emitter Amplifier 회로를 설계하고자 합니다. Early effect를 무시하고 이론부의 overall voltage gain 식을 이용하여 부하저항에 최대전력이 전달되도록 부하저항을 결정하고, 이를 바탕으로 필요한 저항 값들을 계산합니다. 또한 PSPICE 시뮬레이션을 통해 출력파형을 분석하고 증폭기의 특성을 확인합니다. 2. ...2025.01.11
-
전자회로실험 과탑 A+ 예비 보고서 (실험 7 이미터 팔로워)2025.01.291. 이미터 팔로워 회로 이미터 팔로워 회로는 베이스에 입력된 신호가 이미터로 전달되며, 출력 신호는 입력 신호와 같은 위상을 가지지만 전압 이득이 거의 1인 특징을 갖는 회로입니다. 이 회로는 주로 전류 이득을 높이기 위해 사용되며, 출력 임피던스를 낮추고 입력 임피던스를 높이는 데 유리합니다. 2. 전압 이득 이미터 팔로워 회로의 전압 이득은 1에 매우 가깝습니다. 이는 출력 전압이 입력 전압을 거의 그대로 따라간다는 뜻이며, 위상 반전이 발생하지 않습니다. 3. 입력 임피던스 입력 임피던스는 매우 크습니다. 입력 임피던스는 베...2025.01.29
-
중앙대학교 전자회로설계실습 예비보고서62025.01.111. Common Emitter Amplifier 설계 이 보고서는 50Ω, 5kΩ, 12V인 경우, β=100인 NPN BJT를 사용하여 이 kΩ 단위이고 amplifier gain(Av)이 -100V/V인 증폭기를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early Effect를 무시하고 이론부의 Overall Voltage Gain 식을 사용하여 부하저항 RL에 최대전력이 전달되도록 하는 방법을 설명하고 있습니다. 또한 Emitter 저항을 사용한 Common Emitter Amplifier의 설계...2025.01.11
1 / 13
