총 129개
-
연세대 23-2 기초아날로그실험 A+5주차 결과보고서2025.01.031. Passive LPF Design 이번 실험에서는 Passive LPF 회로를 구현하였다. 이론적으로 4kHz의 cut off frequency를 만족하는 커패시터와 인덕터 값을 계산하였고, 실제 실험에서는 유사한 소자를 직/병렬로 연결하여 구현하였다. 실험 결과, cut off frequency가 4kHz로 나타났지만 이론값과 7.24%의 오차가 있었다. 이는 실제 소자 값의 차이와 노이즈 등의 영향으로 인한 것으로 분석된다. 2. Active BRF Design 다음으로 Active BRF 회로를 구현하였다. 이론적으로 6...2025.01.03
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 12025.05.161. D 플립플롭 D 플립플롭은 1개의 입력(D)과 2개의 출력(Q, Q') 및 CK를 가지고 있다. 입력 D와 출력 Q는 항상 같으며, 이는 데이터를 기록하는 것과 같아서 D 플립플롭이라는 이름이 붙었다. D 플립플롭 IC 패키지의 특징은 입력이 두 번째, 출력이 다섯 번째와 여섯 번째에 있다. 2. JK 플립플롭 JK 플립플롭은 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 일어난다. JK 플립플롭 IC 패키지의 특징은 전원이 5번 핀, 그라운드가 13번 핀이다. 3. T 플립플롭 T...2025.05.16
-
전자회로실험 과탑 A+ 예비 보고서 (실험 2 정류회로)2025.01.291. 정류회로 정류회로는 교류 전압을 직류 전압으로 변환하는 중요한 회로이다. 반파 정류회로, 전파 정류회로, 브리지 정류회로 등 다양한 정류회로 구조가 있으며, 각각의 동작 원리와 입출력 특성이 다르다. 반파 정류회로는 한 주기의 절반만 정류하지만 구조가 간단하고, 전파 정류회로와 브리지 정류회로는 전체 주기를 정류하여 효율이 높다. 또한 필터 커패시터를 추가하면 리플이 감소하는 피크 정류회로를 구현할 수 있다. 이러한 정류회로의 특성을 이해하고 실험을 통해 확인하는 것이 중요하다. 1. 정류회로 정류회로는 교류 전압을 직류 전압...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 3 정전압 회로와 리미터)2025.01.291. PN 접합 다이오드를 이용한 전압 레귤레이터 PN 접합 다이오드를 이용한 전압 레귤레이터는 부하 저항과 병렬로 다이오드를 연결하여, 입력 전압이나 부하 전류의 변화에도 출력 전압이 크게 변화하지 않도록 설계된 회로입니다. 입력 전압이 변하더라도 다이오드의 특성에 의해 출력 전압의 변화가 제한되기 때문입니다. PSpice를 이용하여 입력 전압의 변화와 부하 전류의 변화에 따른 출력의 변화를 모의실험하였습니다. 2. 제너 다이오드를 이용한 전압 레귤레이터 제너 다이오드를 이용한 전압 레귤레이터는 PN 접합 다이오드와 유사한 동작 ...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 17 능동 부하가 있는 공통 소오스 증폭기)2025.01.291. 능동 부하가 있는 공통 소오스 증폭기 이 실험에서는 능동 부하가 있는 공통 소오스 증폭기 회로를 구성하고, 전압 이득을 구하는 것이 목적이다. 능동 부하는 아날로그 증폭기에서 널리 사용되며, 간단한 공통 소오스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다. 능동 부하가 있는 공통 소오스 증폭기는 일반 저항 대신 MOSFET을 부하로 사용하여 출력 임피던스를 크게 만들고, 높은 전압 이득을 제공한다. 이 회로는 고성능이 요구되는 증폭 회로에서 사용되며, 작은 입력 변화에도 큰 출력 증폭을 가능하게 하는 장점이 있다. 2...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 이번 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기의 이상적인 특성 op-amp의 이상적인 조건에서는 입력 임피던스가 무한대이므로 입력 단자로 전류가 흐르지 않고, 출력 저항이 0이어서 출력 전압이 외부 부하에 영향을 받지 않는다. 또한 op-amp의 이득이 매우 크므로 입력 전압 차이가 아주 작아...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 23 연산 증폭기 응용 회로 1)2025.01.291. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 비반전 단자에 입력 신호를 연결하여 신호를 증폭하는 회로입니다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상을 가지며, 반전되지 않습니다. 이득은 피드백 저항과 입력 저항의 비율로 결정되며, 높은 입력 임피던스와 낮은 출력 임피던스를 가지는 특성이 있어 신호 처리에 유리합니다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 회로입니다. 이 회로에서 출력 신호는 입력 신호와 ...2025.01.29
-
신호 발생기 설계 실습2025.04.251. Wien bridge 회로 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 이를 이용하여 1.63kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 이를 통해 Wien bridge 회로의 Op-amp에 대한 두 입력이 virtual short 되어 있음을 확인할 수 있었습니다. 2. 발진 조건 만족 발진 조건을 만족하는 R1, R2 값을 구하고, Wien bridge oscillator를 설계하였습니다. Pspice 시뮬레이션을 통해 1.48kHz의 발진 주파수를 확인하였고, 이는 목표 주파수 1.6...2025.04.25
-
A+ 2022 중앙대학교 전자회로설계실습 예비보고서 8 MOSFET Current Mirror 설계2025.05.011. 단일 Current Mirror 설계 설계실습 8. MOSFET Current Mirror 설계에서는 그림 1의 Current Source 회로를 이용하여 IREF = 10 mA인 전류원을 설계하는 것이 목표입니다. 이를 위해 (A) 2N7000 MOSFET의 데이터시트를 활용하여 (1/2)kn'(W/L)을 구하고, (B) IREF = 10 mA인 전류원을 설계하기 위해 M2의 VGS와 R1 값을 계산합니다. (C) M1이 Saturation 영역에서 동작하기 위한 조건과 RL의 최대값을 구하고, (D) OrCAD로 IO = ...2025.05.01
-
실험 01 PN 접합 다이오드 및 제너 다이오드 예비 보고서2025.04.271. PN 접합 다이오드 PN 접합 다이오드는 P형과 N형 반도체의 접합으로 구성되어 있으며, 전류를 한쪽으로만 흐르게 하는 소자입니다. 순방향 바이어스 시 저항이 작아지고 역방향 바이어스 시 저항이 커지는 특성을 지닙니다. 실험을 통해 PN 접합 다이오드의 동작 특성과 전압-전류 특성을 확인할 수 있습니다. 2. 제너 다이오드 제너 다이오드는 역방향 바이어스 시 항복 전압을 낮추어 준 소자로서, 역방향 바이어스 시 양단 사이의 전압 강하가 일정한 특성을 지닙니다. 실험을 통해 제너 다이오드의 동작 특성과 전압-전류 특성을 확인할 ...2025.04.27
6 / 13
