총 92개
-
전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 예비보고서2025.01.131. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 적분기 회로 실험회로 1([그림 24-6])과 같이 적분기 회로를 구성한다. 입력의 크기는 1V로 고정하고, 주파수를 1kHz~1MHz까지 [표 24-1]과 같이 변화시키면서 출력의 크기를 측정하여 [표 24-1]에 기록한다. 또한, [그림 ...2025.01.13
-
[예비보고서]중앙대학교 전자회로설계실습 MOSFET Current Mirror 설계2025.05.101. 단일 Current Mirror 설계 전자회로 설계 및 실습 예비보고서에서 단일 Current Mirror 설계에 대해 설명하고 있습니다. 2N7000 트랜지스터를 이용하여 10.09 mA의 전류원을 설계하는 과정을 보여주고 있습니다. 트랜지스터의 특성을 이용하여 전류원의 동작 조건을 만족시키는 방법을 설명하고 있으며, OrCAD와 PSPICE를 이용한 회로 설계 및 시뮬레이션 결과를 제시하고 있습니다. 2. Cascode Current Mirror 설계 전자회로 설계 및 실습 예비보고서에서 Cascode Current Mir...2025.05.10
-
A+ 연세대학교 기초아날로그실험 2주차 결과레포트2025.05.101. DAQ 실습 myDAQ의 Function Generator, Oscilloscope 기능을 사용하여 Sine 파형, Square 파형, 전압, 전류, 저항, 다이오드 등을 측정하였다. 실험 결과를 통해 각 파형의 특성과 전압, 전류 측정 방법을 확인하였다. 2. PSPICE 시뮬레이션 OrCAD 프로그램을 사용하여 OP 시뮬레이션, DC 시뮬레이션, Parametric 시뮬레이션, Transient 시뮬레이션, FFT 시뮬레이션, AC 시뮬레이션, VPULSE 시뮬레이션 등을 수행하였다. 이를 통해 회로 구성 방법과 각 소자의...2025.05.10
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 6. 위상 제어 루프(PLL)2025.04.291. 위상 제어 루프(PLL) 위상 제어 루프는 위상 검출기(Phase Detector), 루프 필터(Loop Filter), 전압 제어 발진기(Voltage Controlled Oscillator)로 이루어져 있습니다. 전압 제어 발전기의 출력 위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템입니다. 위상 제어 루프는 위상을 조절할 수 있다는 특징이 있으므로 주로 통신 분야에서 사용됩니다. 2. 위상 검출기 위상 검출기(Phase Detector)는 발진기의 입력과 출력 ...2025.04.29
-
심전도 (ECG) 필터 설계2025.04.291. 계측증폭기 설계 계측증폭기는 세 개의 op-amp를 사용하여 설계되었습니다. 입력 신호를 약 100배 증폭하기 위해 저항 값을 조정하였습니다. 2. 협대역차단필터 설계 협대역차단필터는 op-amp를 이용하여 설계되었습니다. 60Hz 주파수 대역을 잘 차단하는 것을 확인할 수 있었습니다. 3. 대역통과필터 설계 대역통과필터는 저역통과필터와 고역통과필터가 혼합된 형태로 설계되었습니다. 0.5Hz~100Hz 대역의 심전도 신호를 통과시키도록 설계하였습니다. 4. PSPICE 해석 및 검증 PSPICE 시뮬레이션 결과, 60Hz 잡음...2025.04.29
-
[기초전자실험 with pspice] 05 직렬과 병렬 결과보고서 <학점 A+ 받음>2025.04.281. 직렬 회로 직렬 연결 실험에서 a점과 b점에서 측정한 전류는 값이 같고, 전압은 순으로 크게 나타났다. 전하량 보존 법칙에 의해 회로에 전류가 흐를 때 전하는 새로 생기거나 없어지지 않기 때문에 a점과 b점에서 측정한 전류의 크기는 같다. 전압의 경우 전압과 저항은 비례하기 때문에 위와 같은 결과가 나왔다. 저항의 합도 약간의 오차가 있지만 이론값과 거의 비슷하였다. 2. 병렬 회로 병렬 연결 실험에서 a~b간의 전압과 c~d간의 전압의 크기는 거의 같았다. 이는 병렬 연결이라 전위차가 같기 때문이다. 가지전류는 각각 전류의 ...2025.04.28
-
전자회로실험 과탑 A+ 예비 보고서 (실험 1 pn 접합 다이오드 및 제너 다이오드)2025.01.291. PN 접합 다이오드 PN 접합 다이오드는 P형과 N형 반도체의 접합으로 형성되며, 전류를 한 방향으로만 흐르게 하는 역할을 한다. 순방향 전압이 가해지면 다이오드가 켜지며 저항이 작아지지만, 역방향 전압이 가해지면 꺼지면서 저항이 매우 커진다. 이 실험에서는 PN 접합 다이오드의 동작 특성을 이해하고, 전압과 전류의 특성을 확인하고자 한다. 2. 제너 다이오드 제너 다이오드는 PN 접합 다이오드와 달리 항복 영역을 활용하는 소자로, 양단 사이의 전압이 -V_ZK보다 작을 때 역방향으로 많은 전류가 흐르는 특성을 보인다. 이 실...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 8 공통 베이스 증폭기)2025.01.291. 공통 베이스 증폭기 공통 베이스 증폭기는 베이스를 공통 단자로 사용하는 트랜지스터 증폭기 회로로, 주로 고주파 증폭기로 사용된다. 이 회로에서 입력 신호는 이미터에 인가되며, 출력 신호는 컬렉터에서 얻어진다. 베이스는 고정된 전압을 유지하며 입력과 출력 사이에서 공통 노드로 동작한다. 공통 베이스 회로는 전압 증폭에는 유리하며, 입력 신호에 비해 출력 신호가 크게 증폭된다. 또한 입력 임피던스가 매우 낮고 출력 임피던스가 비교적 높다. 2. 공통 베이스 증폭기의 특성 공통 베이스 증폭기의 특성은 다음과 같다: 1) 전류 이득은...2025.01.29
-
아날로그및디지털회로설계실습 (예비)설계실습 8. 래치와 플립플롭 A+2025.01.291. RS 래치 RS 래치의 특성을 분석하였습니다. NAND RS 래치와 NOR RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. PSPICE를 활용하여 진리표의 결과를 확인하였습니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 NOR 게이트로 구성되어 있으며, 하나의 입력이 1일 때 다른 입력이 0이 되면 출력이 반전되는 특성을 가지고 있습니다. 이를 통해 상태를 저장하고 유지할 수 있습니다. RS 래치는 간단한 구조와 동작 원리로 인해 플립플롭, 카운터...2025.01.29
-
전자공학실험 11장 공통 소오스 증폭기 A+ 예비보고서2025.01.131. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 소신호 등가회로 MOSFET이 포화 영역에서...2025.01.13
6 / 10
