총 46개
-
중앙대 전자회로 설계 실습 예비보고서 3_Voltage Regulator 설계2025.01.111. 전자회로 설계 이 보고서는 전자회로 설계 실습의 일환으로 전압 레귤레이터 회로를 설계하는 과정을 다루고 있습니다. 주요 내용으로는 부하 저항, 리플 전압, 다이오드 저항 등의 요소를 고려하여 교류 입력 전원의 크기와 커패시터 값을 계산하는 과정, 그리고 PSPICE를 활용한 회로 분석 결과 등이 포함되어 있습니다. 2. 전압 레귤레이터 설계 이 보고서는 전압 레귤레이터 회로 설계에 대한 내용을 다루고 있습니다. 부하 저항, 리플 전압, 다이오드 저항 등의 요소를 고려하여 교류 입력 전원의 크기와 커패시터 값을 계산하는 과정을 ...2025.01.11
-
전자공학실험 7장 이미터 팔로워 A+ 예비보고서2025.01.131. 이미터 팔로워 이미터 팔로워는 출력 임피던스가 작기 때문에 작은 부하 저항을 구동하는 데 많이 사용된다. 이 실험에서는 이미터 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 이미터 팔로워 회로에서 입력은 베이스 단자에 인가되고, 출력은 이미터 단자에서 감지된다. 컬렉터 단자가 공통이므로, 공통-컬렉터 증폭기라고 할 수 있다. 출력 신호가 입력 신호를 따라가기 때문에 '이미터 팔로워'라는 용어를 더 많이 사용한다. 또한 출력 신호의 DC 레벨이 입력 신호의 DC레벨에서 V_BE만큼...2025.01.13
-
서강대학교 22년도 전자회로실험 12주차 결과레포트2025.01.131. 주파수 응답 실험을 통해 주파수 응답 특성을 확인하였다. PSPICE 시뮬레이션을 통해 입력 신호의 주파수 변화에 따른 출력 신호의 변화를 관찰하였고, 실제 회로 구성을 통해 측정한 결과와 비교하였다. 저주파 대역 차단 주파수와 고주파 대역 차단 주파수를 측정하고 이론값과 비교하였으며, 오차 발생 원인을 분석하였다. 2. 능동 필터 샐런키 필터 회로를 PSPICE와 브레드보드로 구성하여 실험하였다. 입력 신호의 주파수 변화에 따른 출력 신호의 변화를 관찰하고, 통과 대역 이득과 고주파 대역 차단 주파수를 측정하여 이론값과 비교...2025.01.13
-
전자회로실험 과탑 A+ 예비 보고서 (실험 8 공통 베이스 증폭기)2025.01.291. 공통 베이스 증폭기 공통 베이스 증폭기는 베이스를 공통 단자로 사용하는 트랜지스터 증폭기 회로로, 주로 고주파 증폭기로 사용된다. 이 회로에서 입력 신호는 이미터에 인가되며, 출력 신호는 컬렉터에서 얻어진다. 베이스는 고정된 전압을 유지하며 입력과 출력 사이에서 공통 노드로 동작한다. 공통 베이스 회로는 전압 증폭에는 유리하며, 입력 신호에 비해 출력 신호가 크게 증폭된다. 또한 입력 임피던스가 매우 낮고 출력 임피던스가 비교적 높다. 2. 공통 베이스 증폭기의 특성 공통 베이스 증폭기의 특성은 다음과 같다: 1) 전류 이득은...2025.01.29
-
[전자공학응용실험]7주차_5차실험_실험 15 다단 증폭기_예비레포트_A+2025.01.291. 다단 증폭기 다단 증폭기의 개념과 등가회로를 설명하고, 다단 증폭기의 전압 이득 계산 방법을 제시하였습니다. 또한 작은 부하 저항을 구동하기 위한 2단 및 3단 증폭기 구성 방법을 설명하였습니다. 2. MOSFET 증폭기 특성 공통 소스 증폭기, 소스 팔로워 증폭기, 공통 게이트 증폭기의 전압 이득, 입력 임피던스, 출력 임피던스 특성을 정리하였습니다. 이를 바탕으로 다단 증폭기 설계 시 고려해야 할 사항을 설명하였습니다. 3. 2단 증폭기 설계 공통 소스 증폭기와 소스 팔로워를 연결한 2단 증폭기 회로를 제시하고, 이 회로의...2025.01.29
-
MOSFET 기본 특성 및 MOSFET 바이어스 회로 실험 결과 보고서2025.01.291. MOSFET 기본 특성 실험 9에서 NMOS의 문턱 전압이 양수이고 PMOS의 문턱 전압이 음수인 이유를 설명하였습니다. NMOS는 소스와 드레인을 n-type을 사용하고 전류를 흐르게 하는 carrier가 전자이므로 채널에 전류가 흐르려면 문턱 전압이 양수여야 합니다. PMOS에서는 소스와 드레인을 p-type을 사용하고 전류를 흐르게 하는 carrier가 hole이므로 채널에 전류가 흐르려면 NMOS의 역전압이 걸려야 하므로 PMOS의 문턱 전압은 음수여야 합니다. 따라서 NMOS를 낮은 전압 쪽에, PMOS를 높은 전압 ...2025.01.29
5 / 5
