총 92개
-
중앙대학교 전기회로 설계실습 결과보고서 8. 인덕터 및 RL회로의 과도응답 (Transient Response)2025.04.291. 인덕터 이번 실험을 통해 인덕터의 기능과 time constant τ의 의미 등 전공 공부를 통해 배웠던 내용들을 다시 확인할 수 있었다. 오실로스코프를 이용해 Function Generator의 출력 전압 파형과 저항 전압파형, 인덕터의 전압파형을 확인한 결과 저항전압파형과 인덕터의 전압파형의 합이 Function Generator의 출력임을 알 수 있었다. Time constant τ를 측정한 결과 9.4 [㎲]로 이론값 9.52 [㎲]와 1.26%의 오차율을 보였다. PSpice 시뮬레이션을 통해 측정한 결과 9.52 [...2025.04.29
-
A+ 연세대학교 기초아날로그실험 2주차 결과레포트2025.05.101. DAQ 실습 myDAQ의 Function Generator, Oscilloscope 기능을 사용하여 Sine 파형, Square 파형, 전압, 전류, 저항, 다이오드 등을 측정하였다. 실험 결과를 통해 각 파형의 특성과 전압, 전류 측정 방법을 확인하였다. 2. PSPICE 시뮬레이션 OrCAD 프로그램을 사용하여 OP 시뮬레이션, DC 시뮬레이션, Parametric 시뮬레이션, Transient 시뮬레이션, FFT 시뮬레이션, AC 시뮬레이션, VPULSE 시뮬레이션 등을 수행하였다. 이를 통해 회로 구성 방법과 각 소자의...2025.05.10
-
[예비보고서]중앙대학교 전자회로설계실습 MOSFET Current Mirror 설계2025.05.101. 단일 Current Mirror 설계 전자회로 설계 및 실습 예비보고서에서 단일 Current Mirror 설계에 대해 설명하고 있습니다. 2N7000 트랜지스터를 이용하여 10.09 mA의 전류원을 설계하는 과정을 보여주고 있습니다. 트랜지스터의 특성을 이용하여 전류원의 동작 조건을 만족시키는 방법을 설명하고 있으며, OrCAD와 PSPICE를 이용한 회로 설계 및 시뮬레이션 결과를 제시하고 있습니다. 2. Cascode Current Mirror 설계 전자회로 설계 및 실습 예비보고서에서 Cascode Current Mir...2025.05.10
-
기초아날로그실험 3주차 예비레포트2025.05.101. Resistor 저항(Resistor)은 전류의 흐름을 방해하는 전기적 성질을 가진 수동 소자입니다. 저항의 크기는 옴의 법칙에 따라 전압과 전류의 비율로 표현되며, 단위는 옴(Ω)을 사용합니다. 저항은 고정저항과 가변저항으로 나뉘며, 고정저항은 재료에 따라 다양한 종류가 있습니다. 저항을 직렬 또는 병렬로 연결하면 등가저항을 계산할 수 있습니다. 2. Capacitor 캐패시터(Capacitor)는 두 개의 도체판 사이에 유전체를 넣어 만든 수동 소자로, 전하를 전기장의 형태로 일시적으로 저장할 수 있습니다. 캐패시턴스(Ca...2025.05.10
-
전기회로설계실습 결과보고서82025.05.151. 인덕터의 특성 이번 실습을 통해 인덕터의 특성을 이해하고 RL회로의 과도응답을 이해할 수 있었습니다. 사각파 형태로 전압이 입력될 때 인덕터를 포함한 회로의 전압이 exponential 형태로 증가하고 감소한다는 것을 확인했습니다. 또한 시정수의 5배 이상의 주기를 가져야 인덕터가 완전히 충전, 방전된다는 것을 알게 되었습니다. 2. RL 회로의 과도응답 이번 실습에서는 RL 회로의 과도응답을 실험적으로 확인할 수 있었습니다. 사각파 입력에 대한 저항과 인덕터의 전압 파형을 측정하여 이론적인 예상과 비교할 수 있었습니다. 주기...2025.05.15
-
전자회로실험 과탑 A+ 예비 보고서 (실험 13 공통 게이트 증폭기)2025.01.291. 공통 게이트 증폭기 공통 게이트 증폭기는 게이트 단자를 공통으로 하고, 입력 신호가 소스에, 출력 신호가 드레인에 걸리는 회로입니다. 이 회로는 주로 넓은 대역폭에서 동작하며, 전류 이득이 큰 것이 특징입니다. 입력 신호는 소스 단자에 인가되며, 드레인에서 출력 신호가 나타납니다. 게이트는 고정되어 있어, 입력 신호는 소스에서 드레인으로 흐르는 전류를 제어하게 됩니다. 입력 임피던스는 매우 낮고, 출력 임피던스는 상대적으로 높습니다. 전압 이득은 대략적으로 g_m * R_D로 나타낼 수 있으며, 공통 게이트 증폭기는 전류 이득...2025.01.29
-
광전자공학실험1 PCB 회로설계 (중간고사 평가)2025.04.251. PCB 회로설계 PCB 회로설계 중간고사를 위해 인터넷을 찾아보면서 전자캐드 기능사 실기 회로를 찾아서 회로를 만들었습니다. OPAMP 회로를 처음 접하게 되었는데 새로운 소자를 사용해보는 데 그전에 배웠던 오실레이터와 제너레이터를 연습하다 보니 실력이 많이 늘었습니다. 전자캐드 기능사 실기 OPAMP 회로도를 찾아서 Pspice에 회로를 만들어 주었고, Orcad 파일 생성 확인을 위해 거버파일 위치 및 거버파일을 생성하였습니다. 2. OPAMP 회로 OPAMP 회로를 처음 접하게 되었는데 새로운 소자를 사용해보는 데 그전에...2025.04.25
-
pspice 비선형op앰프예비레포트2025.05.091. 비교기 비교기 OP앰프를 이용하여 비교기를 가장 간단히 구현하는 방법은 귀환이 없는 개방 루프로 구성하는 것이다. 회로전압 V_in이 V_REF 보다 클 때는 양이고 V_in이 V_REF 보다 작을 때는 음이다. 보통 OP앰프의 이득이 매우 크기 때문에 출력은 포화된다. 즉, V_in이 V_REF 보다 작은 어떠한 V_in값에 대해서도 전압은 음의 공급전압에서 포화된다. 따라서, 출력은 두 가지 가능한 값(음 또는 양) 중에서 하나만을 취하게 된다. 반대로 입력이 V_REF 주변에서 변화할 때, V_in의 V_REF 축을 넘어...2025.05.09
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 6. 위상 제어 루프(PLL)2025.04.291. 위상 제어 루프(PLL) 위상 제어 루프는 위상 검출기(Phase Detector), 루프 필터(Loop Filter), 전압 제어 발진기(Voltage Controlled Oscillator)로 이루어져 있습니다. 전압 제어 발전기의 출력 위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템입니다. 위상 제어 루프는 위상을 조절할 수 있다는 특징이 있으므로 주로 통신 분야에서 사용됩니다. 2. 위상 검출기 위상 검출기(Phase Detector)는 발진기의 입력과 출력 ...2025.04.29
-
아날로그 및 디지털 회로 설계실습 결과보고서82025.01.171. PSPICE를 활용한 RS 래치 구현 및 동작 PSPICE를 사용하여 그림 9-1의 회로를 구현 및 동작시키고, 결과값이 아래 실험의 결과값과 같은지 비교하였습니다. V1이 연결된 쪽이 S, V2가 연결된 쪽이 R이고 입력으로 사각파를 주었습니다. S는 연두색 파형으로 0과 1이 10us 주기로 반복되고 R은 파란색 파형으로 1과 0이 10us 주기로 반복됩니다. clk으로 40us까지는 1을 유지하다가 이후에는 0이 되도록 입력하였습니다. 출력파형은 40us까지 S를 따라가다가 40us 시점의 값인 1을 유지하는 파형이 나왔...2025.01.17
4 / 10
