총 102개
-
전기전자공학실험-A급 및 B급 전력 증폭기 (2)2025.04.301. pnp형 트랜지스터 pnp형 트랜지스터는 npn형 트랜지스터와 방향이 반대이므로 회로를 구성할 때 주의해야 한다. 2. B급 증폭기 설계 B급 증폭기를 설계할 때 피크전압이 앞의 것과 똑같이 나타나 회로의 효율이 완벽하게 실험이 가능했다. 3. 출력 전력 계산 책에 나온 출력 전력을 사용할 때는 rms값인지, peak값인지, p-p값인지 주의하여 값을 계산해야 한다. 4. A급 증폭기 효율 A급 증폭기의 최대 효율 25%는 초과할 수 없다는 것을 확인했다. 5. B급 증폭기 다이오드 B급 증폭기의 다이오드 2개는 파형이 0.7...2025.04.30
-
전기전자공학실험-다단 증폭기 RC 결합2025.04.301. RC 결합 JFET 다단 증폭기 다단으로 연결된 증폭기의 전압이득은 서로 연결된 증폭기의 전압이득의 곱이다. RC 결합은 커패시터를 이용해 직류 성분을 차단하고 교류 성분만 전달하는 결합 방식이다. 각각의 증폭 회로에서 독자적인 바이어스 전압을 선택할 수 있으나 결합 커패시터의 리액턴스가 주파수의 영향을 받기 때문에 두 증폭기 간 교류 신호 전달이 주파수의 영향을 받아 전체 증폭 회로의 이득이 주파수에 따라 변할 수 있다. 2. BJT와 JFET의 차이점 BJT와 비교하면 FET의 종류는 더 다양하다. 모든 FET는 매우 높은...2025.04.30
-
기초전자실험 - 23장 달링턴 및 캐스코드 증폭기 회로2025.04.301. 달링턴 회로 달링턴 회로는 두 개의 BJT 트랜지스터를 하나의 IC 패키지 내에 제공한다. 달링턴 회로의 베타 실효값(beta_D)은 각 트랜지스터 베타 값의 곱과 같다. 달링턴 이미터 폴로어는 일반 이미터 폴로어에 비해 높은 입력 임피던스를 가지고 있다. 달링턴 이미터 폴로어의 입력 임피던스는 R_B * (beta_D * R_E)로 주어진다. 달링턴 이미터 폴로어의 출력 임피던스는 r_e이며, 전압 이득은 (R_E) / (R_E + r_e)와 같다. 2. 캐스코드 회로 캐스코드 회로는 Q_1을 이용한 공통 이미터 증폭기가 Q...2025.04.30
-
공통 소오스 증폭기 실험 결과 보고서2025.01.021. 공통 소오스 증폭기 이번 실험에서는 공통 소오스 증폭기 회로를 구현하고 실험을 진행했습니다. 실험 과정에서 이상과 현실의 차이, 장비의 한계 등으로 인해 교재의 실험 절차와 다른 방식으로 실험을 진행했습니다. 입력 전압을 변화시키면서 출력 전압을 측정하여 전압 이득을 계산했고, 입출력 임피던스도 구했습니다. 실험 결과, 약 10.6배의 전압 이득이 발생했으며, 입출력 임피던스 계산 시 약 20%의 오차가 발생했습니다. 이는 AC 전압 인가 시 전류 측정의 어려움 때문인 것으로 보입니다. 또한 바이어스 회로를 포함한 공통 소오스...2025.01.02
-
공통 게이트 증폭기 실험 결과 보고서2025.01.021. 공통 게이트 증폭기 공통 게이트 증폭기는 낮은 입력 저항으로 인해 매우 제한적인 응용을 갖게 된다. 때문에 공통 게이트 증폭기는 낮은 입력 임피던스를 높은 출력 임피던스로 증폭, 혹은 낮은 저항을 가지는 신호원에서 발생하는 고주파 신호를 증폭시키는 데 주로 사용된다. 전압 이득이 크지만 전압 증폭기로 널리 사용되지 않는 이유는 낮은 입력 임피던스 때문이다. 1. 공통 게이트 증폭기 공통 게이트 증폭기는 전자 회로 설계에서 중요한 역할을 합니다. 이 증폭기는 입력 신호를 증폭하여 출력 신호를 생성하는 기능을 수행합니다. 공통 게...2025.01.02
-
캐스코드 증폭기 실험 결과 보고서2025.01.021. 캐스코드 증폭기 캐스코드 증폭기는 공통 소스 증폭기에 비해 높은 전압 이득을 얻을 수 있어 많이 사용되고 있습니다. 입력 임피던스가 상대적으로 낮은 공통 게이트 증폭기를 추가로 연결하여 전류 신호를 출력하기에 유용하지만, 출력 전압 스윙이 감소하는 단점이 있어 저전압 회로에서 사용하기 어려울 수 있습니다. 캐스코드 증폭기의 출력 저항은 트랜지스터 자체의 출력 저항에 비해 증가하지만, 실험 과정에서 저항 측정이 이루어지지 않아 정확한 비교는 어렵습니다. PSpice를 통해 구한 전압 이득과 실험 결과 간 차이는 PSpice가 모...2025.01.02
-
다단 증폭기 실험 보고서2025.01.021. 2단 증폭기 실험회로 1에서 R1, R2, R3, R4, R5, R6을 고정하고 회로를 구성한 후, 공통 소스 증폭기 2 출력의 DC 값이 6V가 되도록 하는 값을 결정했습니다. 이 경우 M1의 각 단자들의 전압(VDS, VGS, VBS) 및 전류(ID, IG, IS)를 구하고, MOSFET이 포화 영역에서 동작하는지 확인했습니다. 포화 영역에서 회로가 동작하는 경우 M1의 트랜스 컨덕턴스 값, 출력 저항 Rout을 구하여 소신호 등가회로를 그리고, 실험회로 1의 이론적인 전압 이득을 계산했습니다. 입력에 10kHz의 0.01...2025.01.02
-
다단 증폭기 실험 결과 보고서2025.01.021. 다단 증폭기 실험을 통해 2단 증폭기와 3단 증폭기의 동작 특성을 확인하였습니다. 각 단의 전압 이득, 입력/출력 임피던스 등을 측정하고 분석하였습니다. 10kΩ 저항 조건에서는 예상 값과 큰 차이가 없었지만, 10Ω 저항 조건에서는 오차가 상당히 크게 나타났습니다. 이는 매우 낮은 저항 값으로 인해 커패시터로 전류가 빠져나가면서 발생한 것으로 추정됩니다. 다단 증폭기 설계 시 입력 임피던스와 출력 임피던스의 적절한 조건이 중요하며, 각 단의 전압 이득 곱보다 전체 전압 이득이 작은 이유는 소스팔로워 효과와 단 간 신호 전달 ...2025.01.02
-
능동 부하가 있는 공통 소오스 증폭기의 실험 결과2025.01.021. 공통 소오스 증폭기 공통 소오스 증폭기는 NMOS와 PMOS 트랜지스터를 사용하여 구성된 증폭기 회로입니다. 이 실험에서는 능동 부하가 있는 공통 소오스 증폭기의 특성을 측정하고 분석하였습니다. 실험 결과에 따르면, 입력 전압이 0~3V 범위에서 출력 전압이 일정하게 유지되다가 4V 이상에서 급격히 감소하는 것을 확인할 수 있었습니다. 또한 전압 이득은 약 85V/V로 측정되었습니다. 이러한 결과는 회로 구성 요소의 특성, 바이어싱, 주파수 응답 등 다양한 요인에 의해 영향을 받는 것으로 분석됩니다. 1. 공통 소오스 증폭기 ...2025.01.02
-
증폭기의 주파수 응답 특성2025.01.021. 증폭기의 주파수 응답 특성 실험을 통해 증폭기의 주파수 응답 특성을 확인하였습니다. 주요 결과는 다음과 같습니다. 70Hz~55kHz 범위에서 전압 이득은 8.8V/V로 측정되었고, 17Hz와 77kHz에서 전압 이득이 감소하는 것을 확인하였습니다. 1MHz까지는 전압 이득 측정이 잘 되었지만 10MHz를 초과하는 영역과 50Hz 미만의 영역에서는 측정이 어려웠습니다. 이는 MOSFET의 기생 커패시턴스로 인해 주파수가 증가함에 따라 전압 이득이 감소하는 것으로 추정됩니다. 이득 대역폭 곱은 큰 폭의 변화 없이 거의 일정한 것...2025.01.02
7 / 11
