총 416개
-
분압기(Voltage Divider) 설계 결과보고서 (보고서 점수 만점/A+)2025.04.251. 분압기 설계 어떤 장비의 전원으로서 건전지나 고정 전압안정 직류전원을 사용할 때 그 출력전압보다 낮은 전압이 필요할 경우에 쓰이는 분압기를 설계하고 제작하였다. 부하저항을 고려한 무부하 분압기와 유부하 분압기를 설계목표에 맞게 설계하고 값을 측정하여 무부하 분압기는 실제로 사용이 어렵다는 것을 알았다. 2. 전압 분배 회로 분압기에 부하가 연결될 경우 그 영향을 파악하여 실용적인 분압기의 설계방법을 익혔다. 전압 분배 법칙을 이용하여 이상적인 회로와 실제 저항 측정값에 기반한 회로를 설계하고 비교하였다. 3. 회로 설계 및 실...2025.04.25
-
[중앙대학교 2학년 2학기 전기회로설계실습] 예비보고서4 구매 시 절대 후회 없음(A+자료)2025.04.281. Thevenin 등가회로 설계 이 보고서는 전기회로 설계 및 실습 과목의 예비보고서 4에 대한 내용입니다. 이 실습에서는 Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하는 것이 목적입니다. 보고서에는 브리지 회로에서 부하 저항 RL에 걸리는 전압과 전류를 계산하는 방법, Thevenin 등가회로의 이론적 계산 방법, Thevenin 등가회로의 실험적 측정 방법, 부하가 포함된 Thevenin 등가회로 회로도 등이 자세히 설명되어 있습니다. 1. Thevenin 등가회로 설계 Thevenin 등가...2025.04.28
-
디지털시스템설계 2주차 과제2025.05.041. Verilog 프로그래밍 이번 과제에서는 Verilog 프로그래밍을 통해 1-Bit Full Adder와 8-to-1 MUX를 구현하는 것이었습니다. 학생은 Verilog 문법을 처음 다루어 어려움이 있었지만, 실습 예제를 복습하면서 모듈, 포트 선언, 벡터 형식 등 Verilog 기본 개념을 익혀나갔습니다. 특히 s[2], s[1], s[0]를 잘못 입력하여 결과가 올바르지 않았던 경험을 통해 Verilog 코드 작성 시 주의해야 할 점을 배웠습니다. 2. 1-Bit Full Adder 이번 과제에서는 1-Bit Full A...2025.05.04
-
[논리회로실험] 실험5. Decoder&Encoder 결과보고서2025.05.051. Decoder 실험 1에서는 2x4 Decoder의 회로를 구성하고 동작을 확인했습니다. Decoder는 출력보다 작은 입력을 가지며 2x4 Decoder의 경우 2비트의 입력을 가하면 4비트의 출력값이 나오게 동작합니다. 실험 결과 2비트 입력 00, 01, 10, 11이 4비트 출력 0001, 0010, 0100, 1000로 예상결과 truth table과 일치했습니다. 실험 2에서는 BCD to Decimal Decoder를 확인했는데, 이진수를 입력하면 십진수 값으로 출력해주는 역할을 합니다. 2. Encoder 실험 ...2025.05.05
-
[A+보고서] Floyd 회로이론실험결과레포트_ 13 휘트스톤 브리지2025.05.131. 휘트스톤 브리지 회로 휘트스톤 브리지 회로에 대한 테브낭 등가회로를 구하고, 테브낭 회로가 원래 회로와 비교해볼 때 부하에 대해 같은 결과를 갖는다는 것을 실험을 통해 증명하였습니다. 또한 휘트스톤 브리지를 평형 시키고 평형브리지에 대한 테브낭 회로를 구하였습니다. 2. 테브낭 등가회로 불평형 휘트스톤 브리지에서 테브낭 저항값과 테브낭 전압을 계산하고 측정하여 오차율을 확인하였습니다. 평형 휘트스톤 브리지에서는 미지의 저항값을 찾고 테브낭 등가회로를 구하였습니다. 1. 휘트스톤 브리지 회로 휘트스톤 브리지 회로는 저항 측정을 ...2025.05.13
-
기초전자실험 4장_반파 및 전파 정류_결과레포트2025.04.301. 반파 정류 반파 정류 회로의 출력 직류 전압을 계산하고 측정하였다. 반파 정류 회로에서 다이오드 양단에 걸리는 최대 전압은 인가된 정현파 신호의 피크 값과 동일하다. 반파 정류 신호의 직류 값은 피크 값 Vm의 31.8%이다. 실험 결과 이론값과 측정값이 약 13% 차이가 났다. 2. 전파 정류 전파 정류 회로의 출력 직류 전압을 계산하고 측정하였다. 전파 정류 신호의 직류 값은 피크 값 Vm의 63.6%이다. 브리지 방식 전파 정류 회로와 중앙-탭 변압기 구조의 전파 정류 회로를 구성하여 실험하였다. 실험 결과 이론값과 측정...2025.04.30
-
아날로그 및 디지털 회로 설계실습 결과보고서22025.01.171. PWM 제어회로 PWM 제어회로를 구성하고 톱니파형과 출력 파형을 확인하였다. PWM 제어회로는 출력 전압과 기준 전압을 비교하여 생긴 오차를 오차 증폭기로 증폭하고, 이 증폭된 전압은 비교기에서 톱니파와 비교되어 오차에 상응한 구형파 펄스를 생성한다. 오실로스코프를 통해 톱니파형과 이에 대한 구형파를 관찰할 수 있었다. 2. Buck Converter Buck Converter 회로를 구성하고 입력 전압을 변경하며 출력 전압을 확인하였다. 하지만 이상적인 출력 전압이 나오지 않았는데, 그 이유로는 가변저항 값의 부정확성, 소...2025.01.17
-
마이크로프로세서응용 ATmega128 CLCD 실습 보고서2025.01.241. CLCD의 개념과 원리 CLCD는 LCD 중 간단한 영문, 숫자, 기호를 출력할 수 있는 디스플레이 장치입니다. 아두이노 기본 라이브러리를 사용하며, 가로 16칸 세로 2칸으로 구성되어 있습니다. CLCD의 핀들은 GND, VCC, V0, RS, RW, E 등으로 구성되어 있으며, 이를 통해 LCD를 제어할 수 있습니다. CLCD 내부에는 DD RAM, CG ROM, CG RAM 등의 레지스터가 있어 문자 데이터를 저장하고 출력할 수 있습니다. 2. CLCD 실습 이번 실습에서는 ATmega128 마이크로컨트롤러와 CLCD를 ...2025.01.24
-
아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서2025.01.241. 연산 증폭기(Op-amp) 연산 증폭기는 두 개의 입력 단자에서 전류가 나오면서 이를 증폭하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아 회로적으로 구현할 수 있게 합니다. 따라서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어 연산 증폭기라고 정의됩니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례하지만 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-amp를 가정하면, 비반전 입력...2025.01.24
-
A+ 2022 중앙대학교 전자회로설계실습 예비보고서 8 MOSFET Current Mirror 설계2025.05.011. 단일 Current Mirror 설계 설계실습 8. MOSFET Current Mirror 설계에서는 그림 1의 Current Source 회로를 이용하여 IREF = 10 mA인 전류원을 설계하는 것이 목표입니다. 이를 위해 (A) 2N7000 MOSFET의 데이터시트를 활용하여 (1/2)kn'(W/L)을 구하고, (B) IREF = 10 mA인 전류원을 설계하기 위해 M2의 VGS와 R1 값을 계산합니다. (C) M1이 Saturation 영역에서 동작하기 위한 조건과 RL의 최대값을 구하고, (D) OrCAD로 IO = ...2025.05.01
22 / 42
