총 135개
-
Common Emitter Amplifier의 주파수 특성 결과보고서2025.04.271. Common Emitter Amplifier Common Emitter Amplifier는 입력은 베이스를 통하고 출력은 컬렉터 단자에서 얻으며 이미터를 입출력 단자에 공통으로 이룬다. 설계목표를 달성하기 위해 그림의 회로를 설계하였다. 입력신호가 베이스 단자에 인가되고 컬렉터에서 출력신호가 나오도록 구성된 Common Emitter Amplifier 회로를 구성하여 주어진 조건을 이용하여 주파수 특성 및 커패시터들의 영향을 측정하였고 이론값과 비슷하게 나왔다. 2. 주파수 특성 입력신호의 크기를 20 mVpp로 고정하고 주파...2025.04.27
-
실험 07_이미터 팔로워 결과보고서2025.04.281. 이미터 팔로워 증폭기 이미터 팔로워는 출력 임피던스가 작기 때문에 작은 부하 저항을 구동하는 데 많이 사용된다. 이 실험에서는 이미터 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 2. BJT 증폭기 구조 BJT를 이용한 기본적인 세 가지 증폭기 중에서 공통 이미터 증폭기를 [실험 06]에서 실험하였다. 이번 실험은 나머지 두 가지 증폭기 구조 중 이미터 팔로워에 대한 실험이다. 3. 이미터 팔로워 회로 분석 실험을 통해 이미터 팔로워 회로의 DC 조건, 입력-출력 전달 특성, ...2025.04.28
-
실험 08_공통 베이스 증폭기 결과 보고서2025.04.281. 공통 베이스 증폭기 이번 실험은 BJT를 이용한 기본적인 세 가지 증폭기 중 공통 베이스 증폭기에 대한 실험이다. 공통 베이스 증폭기는 입력 임피던스가 작기 때문에 전류를 잘 받아들이는 특성을 지니고 있다. 이 실험에서는 공통 베이스 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 2. DC 조건 측정 실험 절차 1에서는 공통 베이스 증폭기의 DC 조건을 측정하였다. 예비 보고서와 저항값을 다르게 사용하였으나, 1kΩ일 때 값을 예비 보고서와 비교하여 보면 오차가 조금 발생하긴 했지...2025.04.28
-
실험 13_공통 게이트 증폭기 결과보고서2025.04.281. 공통 게이트 증폭기 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 2. MOSFET 증폭기 회로 이번 실험에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 게이트 증폭기에 대한 실험을 진행한다. 실험을 통해 공통 게이트 증폭기의 동작 원리, 전압 이득, 입력-출력 임피던스 등을 확인하였다. 3. 입력-출력 전달 특성 실험회로 1의 입력-출력 전달 특성을 확인하...2025.04.28
-
실험 21_차동 증폭기 심화 실험 결과보고서2025.04.281. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하였다. 차동 증폭기의 공통 모드 및 차동 모드 전압 이득을 이론적으로 구하고, 이를 바탕으로 CMRR을 구한 후에 실험을 통하여 이 값들을 직접 구해보고, 이론치와 차이가 발생하는 이유를 분석하였다. 또한 차동 모드 입력 주파수를 바꾸면서 출력 전압의 크기를 측정하여 보드 선도를 그린 뒤, 차동 모드 증폭기의 주파수 특성을 파악하였다. 2. 능동 부하 트랜지스터를 이용한 능동 부하의 경...2025.04.28
-
실험 22_연산 증폭기 특성 결과보고서2025.04.281. 연산 증폭기의 전압 이득 실험을 통해 연산 증폭기의 전압 이득을 측정하였다. 입력 전압의 크기가 증가함에 따라 출력 전압의 크기도 증가하는 모습을 보였다. 이를 통해 연산 증폭기의 전압 이득 특성을 확인할 수 있었다. 2. 연산 증폭기의 입력 및 출력 스윙 레벨 실험을 통해 연산 증폭기의 입력 및 출력 스윙 레벨을 측정하였다. 입력 전압의 크기가 증가함에 따라 출력 전압의 크기도 증가하는 모습을 보였다. 이를 통해 연산 증폭기의 입력 및 출력 스윙 레벨 특성을 확인할 수 있었다. 3. 연산 증폭기의 공통 모드 전압 이득 실험을...2025.04.28
-
실험 23_연산 증폭기 응용 회로1 결과보고서2025.04.281. 반전 증폭기 실험회로 1에서 반전 증폭기를 구성하고, R1 = 10kΩ, R2 = 20kΩ으로 설정했다. 입력 크기를 변화시키면서 출력 전압과 전압 이득을 측정했다. 그 결과 전압 이득이 음의 값으로 나왔고 절대값이 1 이상인 것을 확인했다. 이를 통해 반전 증폭기로서 잘 동작했다고 볼 수 있다. 또한 R2를 100kΩ으로 증가시키면 전압 이득도 증가하는 것을 확인했다. 2. 비반전 증폭기 실험회로 2에서 비반전 증폭기를 구성하고, R1 = 10kΩ, R2 = 20kΩ으로 설정했다. 입력 크기를 변화시키면서 출력 전압과 전압 ...2025.04.28
-
실험 24_연산 증폭기 응용 회로 2 결과보고서2025.04.281. 적분기 이 실험에서는 연산 증폭기를 이용한 적분기 회로를 구성하고, 입력 주파수에 따른 출력의 크기를 측정하였다. 실험 결과, 입력 주파수가 증가함에 따라 출력의 크기가 감소하는 것을 확인할 수 있었다. 이는 적분기 회로의 이론적인 특성과 일치하는 결과이다. 또한 보드 선도를 통해 적분기 회로의 주파수 특성을 확인할 수 있었다. 2. 미분기 이 실험에서는 연산 증폭기를 이용한 미분기 회로를 구성하고, 입력 주파수에 따른 출력의 크기를 측정하였다. 실험 결과, 입력 주파수가 증가함에 따라 출력의 크기가 증가하는 것을 확인할 수 ...2025.04.28
-
실험 22_연산 증폭기 특성 예비보고서2025.04.281. 연산 증폭기의 특성 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기의 이득과 대역폭 연산 증폭기를 이용해서 피드백 회로를 구성하면 이득과 대역폭 사이에는 상충 관계가 성립한다. 연산 증폭기 자체의 3dB주파수를 f_1 이라고 할 때, 피드백 회로를 구성하면 (1+R_2/(R_1+R_2)A_0)f_1으로 3dB 주파...2025.04.28
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
6 / 14
