총 92개
-
[기초전자실험 with pspice] 01 저항 결과보고서 <작성자 학점 A+>2025.04.281. 저항 실험 실험에 사용한 장비 및 부품은 파워 서플라이, 멀티미터, 고정 저항 6개(1KΩ, 4.7KΩ, 15KΩ, 33KΩ, 100KΩ, 470KΩ), 가변 저항 1개(3KΩ)였다. 고정 저항의 저항값을 측정한 결과, 이론적인 1%의 오차 범위를 넘는 저항들이 있었다. 이는 저항 제조 과정에서 발생한 손상으로 인한 것으로 추정된다. 가변 저항 측정 실험에서도 오차가 발생했는데, 이는 멀티미터의 오차와 측정 시 손이 프로브에 닿은 것이 원인으로 보인다. 실험을 통해 저항의 컬러코드 읽는 법을 익힐 수 있었다. 1. 저항 실험 ...2025.04.28
-
[기초전자실험 with pspice] 08 테브난의 정리 예비보고서 <작성자 학점 A+>2025.04.281. 테브난의 정리 테브난의 정리는 '전원이 포함된 회로망은 하나의 등가전압 및 직렬로 연결된 등가저항으로 바꿀 수 있다'로 정의된다. 이렇게 만들어진 회로를 테브난 등가회로라 한다. 테브난 등가회로를 만들 때 전압원과 저항이 직렬로 연결되게 만드는데, 이는 전압분배법칙은 직렬연결에서 사용되기 때문에 직렬로 등가회로를 만들면 외부에 연결되는 저항에 걸리는 전압의 크기를 구할 수 있기 때문이다. 2. 테브난 등가회로 구하는 과정 테브난 등가회로를 구하는 과정은 다음과 같다: 1. 전류 또는 전압을 구하려는 연결점이나 부품을 개방된 단...2025.04.28
-
[전자회로실험] 반전 및 비반전 증폭기 결과 보고서2025.05.101. 반전 증폭기 실험 5.1.1)의 측정 결과로부터 vo와 vi사이에 180도 위상차가 있는지 확인하고, 측정한 vo값과 준비 3.1.1)에서 계산한 vo값을 비교하였다. 또한, 실험 5.1.1)에서 도시한 결과와 준비 3.1.1)에서 도시한 결과를 비교하였다. 실험 5.1.1)의 결과로 반전 증폭기로서 오실로스코프에 180의 위상차가 있는지 확인되었고 계산 값 또한 약간의 오차가 있었지만 동일하였다. 2. 비반전 증폭기 실험 5.2.1)의 측정 결과로부터 vo와 vi사이에 위상차가 없다는 것을 확인하고, 측정한 vo값과 준비 3...2025.05.10
-
A+맞은_전기전자기초실험2_일반실험9_결과보고서_common base,emitter follower2025.05.101. Common Base 증폭회로 전기전자기초실험2 일반실험9 결과보고서에서 Common Base 증폭회로의 동작을 다루고 있습니다. 이론적 계산과 모의실험, 실험 결과를 비교 분석하여 Common Base 증폭회로의 특성을 설명하고 있습니다. 주요 내용으로는 이론적 계산을 통한 전압이득 및 전류 값 도출, OrCAD Capture와 PSpice를 이용한 실험 회로도 및 모의실험 결과, 실험 결과와의 비교 분석 등이 포함되어 있습니다. 2. Emitter Follower 증폭회로 전기전자기초실험2 일반실험9 결과보고서에서 Emit...2025.05.10
-
전자공학실험 10장 MOSFET 바이어스 회로 A+ 결과보고서2025.01.151. MOSFET 바이어스 회로 MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이 때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 확인하고자 한다. 2. 게이트 바이어스 회로 실험회로 1에서 VGG값이 4V, RD는 4kΩ으로 두고, 드레인 전압이 8V, 드레인 전류가 1mA가 되도록 RS, R1,...2025.01.15
-
중앙대학교 전자회로설계실습 예비보고서22025.01.111. OP Amp의 Offset Voltage 측정 OP Amp의 offset 전압을 측정하기 위해 두 입력단자를 접지시킨 Open-Loop 회로를 설계하고, 이상적인 OP Amp와 유한한 Open-Loop Gain을 고려한 경우의 출력전압 수식을 제시하였다. 또한 Datasheet에 나타난 Offset Voltage의 Min, Typ, Max 값의 의미와 Offset Voltage 조정 방법을 설명하였다. 2. OP Amp의 Slew Rate 측정 OP Amp의 Slew Rate를 측정하기 위해 입력 주파수와 입력 전압을 낮추는 ...2025.01.11
-
전자회로설계실습 2차 예비보고서2025.05.101. OP Amp의 Offset Voltage 측정 OP Amp의 Offset Voltage를 측정하기 위해 Gain이 100 (V/V)와 1000 (V/V)인 Inverting Amplifier 회로를 설계하고, 두 입력단자를 접지하여 출력전압을 측정한다. 이를 통해 Offset Voltage를 계산할 수 있다. Offset Voltage를 최소화하기 위해 Offset-nulling 단자에 가변저항을 연결하여 조정할 수 있다. 2. OP Amp의 Slew Rate 측정 OP Amp의 Slew Rate를 측정하기 위해 Voltage...2025.05.10
-
[A+] 전자회로설계실습 10차 예비보고서2025.05.101. OP-Amp를 이용한 Oscillator (신호발생기) 설계 이 보고서는 OP-Amp를 이용한 Oscillator (신호발생기)를 설계하고 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형에 대해 학습하는 것을 목적으로 합니다. 설계 과정에서 OrCAD PSPICE를 사용하여 회로를 설계하고 시뮬레이션을 수행하였으며, 피드백 factor (β)와 피드백 저항 (R)의 변화에 따른 영향을 분석하였습니다. 1. OP-Amp를 이용한 Oscillator (신호발생기)...2025.05.10
-
전자회로실험 과탑 A+ 예비 보고서 (실험 13 공통 게이트 증폭기)2025.01.291. 공통 게이트 증폭기 공통 게이트 증폭기는 게이트 단자를 공통으로 하고, 입력 신호가 소스에, 출력 신호가 드레인에 걸리는 회로입니다. 이 회로는 주로 넓은 대역폭에서 동작하며, 전류 이득이 큰 것이 특징입니다. 입력 신호는 소스 단자에 인가되며, 드레인에서 출력 신호가 나타납니다. 게이트는 고정되어 있어, 입력 신호는 소스에서 드레인으로 흐르는 전류를 제어하게 됩니다. 입력 임피던스는 매우 낮고, 출력 임피던스는 상대적으로 높습니다. 전압 이득은 대략적으로 g_m * R_D로 나타낼 수 있으며, 공통 게이트 증폭기는 전류 이득...2025.01.29
-
중앙대학교 전자회로설계실습 예비보고서92025.01.111. Series-Shunt 피드백 증폭기 설계 Series-Shunt 구조의 피드백 증폭기를 설계하고 실험하였습니다. 입력 전압을 0V에서 6V까지 변화시키면서 출력 전압의 변화를 관찰하였습니다. 입력 저항과 부하 저항의 값을 변경하여도 동일한 결과가 나오는 것을 확인하였습니다. 또한 입력 전압을 2V로 고정하고 전원 전압을 변화시켰을 때 출력 전압이 일정 수준 이상에서 더 이상 변하지 않는 것을 확인하였습니다. 2. Series-Series 피드백 증폭기 설계 Series-Series 구조의 피드백 증폭기를 설계하고 실험하였습니...2025.01.11
2 / 10
