총 43개
-
서강대학교 디지털논리회로실험 3주차 - Decoders and Encoders2025.01.201. Karnaugh Map Karnaugh map은 변수들의 조합을 표시하기 위해 변수들을 table에 배치하고 가질 수 있는 값들을 주어 모든 경우의 수를 표현하되, 변수의 상태는 1비트씩 차이가 나도록 나열 해 변수들과 함수값 사이의 관계를 표현해놓은 표다. 설계한 수식을 그대로 회로로 만들기 엔 같은 계산을 반복하게 될 수도 있어 비효율적일 수 있으므로 minimize하는 과정이 필요 한데, 이때 이 카르노맵을 통해 minimize가 가능하다. 표에서 1의 값을 가지는 요소들을 짝수 개만큼 묶어서 최소한의 sum of pro...2025.01.20
-
홍익대 디지털논리실험및설계 10주차 예비보고서 A+2025.05.161. 비동기식 카운터와 동기식 카운터의 차이 비동기식 카운터는 맨 앞의 하나의 Flip-flop에만 CLK가 연결되어 있어 앞의 Flip-flop의 출력이 뒤에 오는 CLK로 작동하므로 회로는 간단하지만 delay가 크다. 동기식 카운터는 모든 Flip-flop에 CLK가 연결되어 있어 동기화가 잘 되지만 회로가 복잡하다. 2. Positive edge triggered D Flip-flop 회로 구현 Positive edge triggered D Flip-flop은 negative edge triggered D Flip-flop의...2025.05.16
-
홍익대_디지털논리회로실험_7주차 예비보고서_A+2025.01.151. S-R Latch와 - Latch Latch는 1비트의 정보를 저장할 수 있는 회로이다. S-R Latch의 경우 S, R의 값이 1,1일 때 결과값이 invalid하고 0,0이면 이전 결과값을 그대로 출력한다. 입력이 1,0이면 Q와 에 1,0을 출력하고 입력이 0,1이면 Q와 에 0,1을 출력한다. - Latch는 S-R Latch와 작동원리는 같지만 입력이 ACTIVE LOW로 작동한다. 2. Pulse detector와 CLK CLK는 출력을 특정 타이밍에 동기화하여 내기 위한 것이다. Pulse detector는 CL...2025.01.15
-
[A+, 에리카] 2021-1학기 논리설계및실험 디지털IC 개요, 조합논리회로 실험결과보고서2025.05.011. 디지털 논리회로 디지털 논리회로는 아날로그 회로와 달리 불연속적인 값을 가지며, 논리적이고 계산이 용이하여 대부분의 설계에 활용됩니다. 논리회로는 논리 게이트를 이용하여 구성되며, 조합논리회로와 순차논리회로로 구분됩니다. 조합논리회로는 입력에 의해서만 출력이 결정되는 반면, 순차논리회로는 입력과 현재 상태에 따라 출력이 결정됩니다. 본 실험에서는 주어진 진리표를 2 level AND-OR 논리회로와 NAND 게이트만을 이용하여 구현하는 것을 목적으로 합니다. 2. 부울 대수 부울 대수는 이진 변수의 논리 동작을 다루는 산술연산...2025.05.01
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
김영평생교육원 컴퓨터구조 과제2025.01.151. 트리거(Trigger) 트리거란 입력값이 결과에 반영되는 순간을 나타내는 것이며, 입력신호의 순간적인 변화를 말한다. 트리거는 크게 레벨 트리거와 에지 트리거로 나뉜다. 레벨 트리거는 입력값의 전압 레벨에 따라 동작을 트리거하는 방식이며, 에지 트리거는 입력값이 변하는 순간에만 동작하는 방식이다. 2. 플립플롭(Flip-Flop) 플립플롭은 전원이 공급되는 한 상태의 변화를 위한 신호가 발생할 때까지 현재의 상태를 유지하는 논리회로로, 플립플롭 1개 당 1bit의 이진 데이터를 저장할 수 있는 기억 장치이다. 레지스터를 구성하...2025.01.15
-
서강대학교 디지털논리회로실험 9주차 - Memory Devices and dot/key-matrix interfaces2025.01.201. ROM ROM은 기본적으로 n개의 address 입력 신호를 받고 b개의 출력 신호를 내보내는데, 자체 적으로 가지고 있는 2^n x b 개의 데이터 중 address의 입력에 대응하는 것을 출력한다. 이렇 게 자체적으로 가지고 있는 데이터는 단순한 방법으로는 수정할 수 없고, 생산과정 중 진행 되는 입력, 혹은 값의 수정을 위해 만들어진 장치를 이용해야 데이터를 입력할 수 있다. ROM은 이렇게 단순한 방법으로는 데이터 수정이 불가능하지만, 한번 입력된 데이터는 전 원이 차단되어도 사라지지 않고 남아있는 non-volatil...2025.01.20
-
홍익대_디지털논리회로실험_2주차 예비보고서_A+2025.01.151. NAND 7400 게이트 NAND 게이트는 AND 게이트 값에 NOT 게이트를 한번 더 통과시킨 값이 아웃풋으로 나오기 때문에 A, B 모두 1일 때만 X가 0이고 그 이외의 경우에는 X는 1이다. 2. NOR 7402 게이트 NOR 게이트는 OR 게이트 값에 NOT 게이트를 한번 더 통과시킨 값이 아웃풋으로 나오기 때문에 A, B 모두 0일 때만 X가 1이고 그 이외의 경우에는 X는 0이다. 3. XOR 7486 게이트 XOR 게이트는 입력값이 같을 때는 아웃풋이 0이고 입력값이 다를 때는 아웃풋이 1이므로 A=B인 1번째,...2025.01.15
-
홍익대_디지털논리회로실험_4주차 예비보고서_A+2025.01.151. 멀티플렉서와 부호기(encoder)의 차이 멀티플렉서는 여러 가지의 입력 중 하나를 골라 그대로 출력하지만, 부호기는 입력 신호에 대응하는 출력 단자의 조합에 맞춰 출력한다. 멀티플렉서는 선택하는 것이지만 부호기는 변환하는 것이라 볼 수 있다. 2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4 Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet 74153 칩에는 4-to-1 multiplexer가 2개 들어있으며 EN은 Active l...2025.01.15
-
홍익대_디지털논리회로실험_8주차 예비보고서_A+2025.01.151. Gated D Latch Gated D Latch는 Gated S-R Latch와 매우 유사하다. S와 R에 1이 동시에 입력되는 것을 막기 위해 R에 인버터를 이용해 를 입력하는 Gated S-R Latch가 Gated D Latch라고 할 수 있다. EN이 0일 때는 NAND 게이트가 무조건 1을 출력하므로 Q의 출력 값이 변하지 않는 NC상태이다. EN이 1이고 D에 1이 입력되면 D를 입력으로 받는 NAND 게이트의 결과가 0, 를 입력으로 받는 NAND 게이트의 결과가 1이므로 Q = 1, =0이 출력된다. EN이 1...2025.01.15
1 / 5
