총 35개
-
디지털논리회로 (논리 게이트)2025.01.091. 논리 게이트의 기본 개념 논리 게이트는 디지털 회로에서 가장 기본적인 구성 요소로, 논리 연산을 수행하는 하드웨어나 소프트웨어를 의미한다. 논리 게이트는 불리언 논리를 기반으로 입력 신호에 따라 출력 신호를 결정하는 역할을 한다. 디지털 논리 게이트는 이진 데이터 0과 1을 처리하는데 사용된다. 2. 논리 게이트의 종류 논리 게이트는 기본 논리 게이트(BUFFER, NOT, AND, OR)와 확장 논리 게이트(NAND, NOR, XOR, XNOR)로 구분된다. 이들은 각각 특정 논리 연산을 수행하며, 논리 입력이 전제된 논리 ...2025.01.09
-
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR2025.01.201. Multiplexer Multiplexer는 여러 입력신호 중 하나를 선택해 단일 출력신호로 내보내는 회로로서 간단하게 MUX라고 하기도 한다. 그리고 보통 2^n개의 입력을 가지고 있어 n-to-1 mux라고도 한다. 이러한 Multiplexer를 이용하면 선택적으로 필요한 여러 입력신호들 중 하나를 단 하나의 bus를 이용해 옮길 수 있게 된다. 그리고 하나의 bus를 통해 받은 신호는 Demultiplexer를 통해 원하는 곳에 신호를 전달할 수 있다. 2. Three-state devices Three-state dev...2025.01.20
-
홍익대학교 디지털논리실험및설계 1주차 예비보고서 A+2025.05.041. AND 게이트 7408 AND 게이트 7408의 datasheet를 읽고 기본 실험 (1)의 회로를 결선하는 방법을 설명했습니다. Vcc와 GND를 연결하면 쇼트가 발생할 수 있다는 점도 언급했습니다. 2. 기본 실험 (4) 3입력 AND 게이트의 동작 원리를 설명하고 예상 실험 결과를 제시했습니다. 3. 응용 실험 (2) 두 개의 입력 값이 서로 다른 조합일 때 출력이 1이 되는 회로를 구현하고 예상 실험 결과를 제시했습니다. 4. 응용 실험 (3) AND 게이트 7408이 동작하지 않아 모든 입력 조합에 대해 출력이 0이 ...2025.05.04
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
-
[A+, 에리카] 2021-1학기 논리설계및실험 디지털IC 개요, 조합논리회로 실험결과보고서2025.05.011. 디지털 논리회로 디지털 논리회로는 아날로그 회로와 달리 불연속적인 값을 가지며, 논리적이고 계산이 용이하여 대부분의 설계에 활용됩니다. 논리회로는 논리 게이트를 이용하여 구성되며, 조합논리회로와 순차논리회로로 구분됩니다. 조합논리회로는 입력에 의해서만 출력이 결정되는 반면, 순차논리회로는 입력과 현재 상태에 따라 출력이 결정됩니다. 본 실험에서는 주어진 진리표를 2 level AND-OR 논리회로와 NAND 게이트만을 이용하여 구현하는 것을 목적으로 합니다. 2. 부울 대수 부울 대수는 이진 변수의 논리 동작을 다루는 산술연산...2025.05.01
-
홍익대_디지털논리회로실험_5주차 예비보고서_A+2025.01.151. 전가산기 전가산기는 입력 3개를 받아 2개의 결과를 출력한다. 이때 입력에는 자리올림수가 포함되어있다고 생각할 수 있다. 전가산기는 3개의 입력을 이진수로 더해 이진수 결과로 나타내준다. 은 이진수로 합한 결과의 2^1의 자리를 표현한다. 그러므로 입력값 3개 중 2개 이상이 1일 경우에만 = 1이여야한다. 이를 = AB+ (A⊕B으로 구현했다.∑는 이진수로 합한 결과의 2^0의 자리를 표현하므로 입력값 3개 중 1개 또는 3개가 1일 때, 즉 1이 홀수개일 때만 ∑ = 1이여한다. 이를 ∑ = (A⊕B으로 구현했다. 2....2025.01.15
-
홍익대_디지털논리회로실험_8주차 예비보고서_A+2025.01.151. Gated D Latch Gated D Latch는 Gated S-R Latch와 매우 유사하다. S와 R에 1이 동시에 입력되는 것을 막기 위해 R에 인버터를 이용해 를 입력하는 Gated S-R Latch가 Gated D Latch라고 할 수 있다. EN이 0일 때는 NAND 게이트가 무조건 1을 출력하므로 Q의 출력 값이 변하지 않는 NC상태이다. EN이 1이고 D에 1이 입력되면 D를 입력으로 받는 NAND 게이트의 결과가 0, 를 입력으로 받는 NAND 게이트의 결과가 1이므로 Q = 1, =0이 출력된다. EN이 1...2025.01.15
-
홍익대_디지털논리회로실험_9주차 예비보고서_A+2025.01.151. 8-bit Serial-in Parallel-out Shift Register 74164 74164의 datasheet를 확인하고 의 역할에 대하여 설명하였습니다. MR은 ACTIVE LOW로 작동하며 HIGH가 입력될 경우 74164 칩은 Shift register의 본래 기능을 수행하고, LOW가 입력될 경우 다른 입력에 무관하게 Q0~Q7에 0이 출력됩니다. A와 B는 AND게이트로 묶여 D에 입력되는데, A와 B 모두 HIGH일 때만 D에 1이 입력되므로 A 또는 B를 EN으로 활용할 수 있습니다. 2. 링 카운터 링 ...2025.01.15
-
NAND와 NOR 게이트를 이용한 AND, OR, NOT 게이트 구현2025.05.111. NAND 게이트를 이용한 AND 게이트 구현 NAND 게이트는 두 입력이 모두 참일 때만 거짓을 출력하는 게이트이다. 따라서, NAND 게이트의 출력을 다시 NAND 게이트의 입력으로 연결하면 AND 게이트를 얻을 수 있다. AND 게이트의 논리식은 Q = (A NAND B) NAND (A NAND B)이며, 부울 대수를 통해 증명하였다. 2. NOR 게이트를 이용한 AND 게이트 구현 NOR 게이트는 두 입력이 모두 거짓일 때만 참을 출력하는 게이트이다. 따라서, NOR 게이트를 이용하여 AND 게이트를 구현하기 위해서는 입...2025.05.11
-
서강대학교 디지털논리회로실험 9주차 - Memory Devices and dot/key-matrix interfaces2025.01.201. ROM ROM은 기본적으로 n개의 address 입력 신호를 받고 b개의 출력 신호를 내보내는데, 자체 적으로 가지고 있는 2^n x b 개의 데이터 중 address의 입력에 대응하는 것을 출력한다. 이렇 게 자체적으로 가지고 있는 데이터는 단순한 방법으로는 수정할 수 없고, 생산과정 중 진행 되는 입력, 혹은 값의 수정을 위해 만들어진 장치를 이용해야 데이터를 입력할 수 있다. ROM은 이렇게 단순한 방법으로는 데이터 수정이 불가능하지만, 한번 입력된 데이터는 전 원이 차단되어도 사라지지 않고 남아있는 non-volatil...2025.01.20
2 / 4
