총 92개
-
중앙대학교 전자회로설계실습 예비보고서22025.01.111. OP Amp의 Offset Voltage 측정 OP Amp의 offset 전압을 측정하기 위해 두 입력단자를 접지시킨 Open-Loop 회로를 설계하고, 이상적인 OP Amp와 유한한 Open-Loop Gain을 고려한 경우의 출력전압 수식을 제시하였다. 또한 Datasheet에 나타난 Offset Voltage의 Min, Typ, Max 값의 의미와 Offset Voltage 조정 방법을 설명하였다. 2. OP Amp의 Slew Rate 측정 OP Amp의 Slew Rate를 측정하기 위해 입력 주파수와 입력 전압을 낮추는 ...2025.01.11
-
중앙대학교 전자회로설계실습 예비보고서92025.01.111. Series-Shunt 피드백 증폭기 설계 Series-Shunt 구조의 피드백 증폭기를 설계하고 실험하였습니다. 입력 전압을 0V에서 6V까지 변화시키면서 출력 전압의 변화를 관찰하였습니다. 입력 저항과 부하 저항의 값을 변경하여도 동일한 결과가 나오는 것을 확인하였습니다. 또한 입력 전압을 2V로 고정하고 전원 전압을 변화시켰을 때 출력 전압이 일정 수준 이상에서 더 이상 변하지 않는 것을 확인하였습니다. 2. Series-Series 피드백 증폭기 설계 Series-Series 구조의 피드백 증폭기를 설계하고 실험하였습니...2025.01.11
-
중앙대학교 전자회로설계실습 예비보고서72025.01.111. Common Emitter Amplifier의 주파수 특성 이전 실험에서 설계한 emitter 저항을 이용한 Common Emitter Amplifier의 주파수 특성 및 커패시터들의 영향을 측정하고 평가한다. PSPICE 시뮬레이션을 통해 출력 파형, 전압, 전류, 이득 등을 분석하고 주파수 특성 그래프를 작성한다. 또한 저항 및 커패시터 값 변화에 따른 주파수 특성의 변화를 확인한다. 1. Common Emitter Amplifier의 주파수 특성 Common Emitter Amplifier는 가장 널리 사용되는 트랜지스터...2025.01.11
-
중앙대학교 전자회로설계실습 예비3. Voltage Regulatior 설계 A+2025.01.271. Voltage Regulator 설계 이 프레젠테이션은 전자회로설계실습의 예비 3번째 실습인 Voltage Regulator 설계에 대한 내용을 다루고 있습니다. 설계 과정에서 사용된 수식과 계산 과정을 상세히 설명하고 있으며, PSPICE를 활용한 회로 분석 결과도 포함되어 있습니다. 주요 내용으로는 브리지 방식 정류회로의 동작 원리, 부하 전압 및 리플 전압 계산, 교류 입력 전원 크기 및 주파수 결정 등이 있습니다. 1. Voltage Regulator 설계 전압 레귤레이터 설계는 전자 회로 설계에서 매우 중요한 부분입니...2025.01.27
-
[기초전자실험 with pspice] 05 직렬과 병렬 결과보고서 <학점 A+ 받음>2025.04.281. 직렬 회로 직렬 연결 실험에서 a점과 b점에서 측정한 전류는 값이 같고, 전압은 순으로 크게 나타났다. 전하량 보존 법칙에 의해 회로에 전류가 흐를 때 전하는 새로 생기거나 없어지지 않기 때문에 a점과 b점에서 측정한 전류의 크기는 같다. 전압의 경우 전압과 저항은 비례하기 때문에 위와 같은 결과가 나왔다. 저항의 합도 약간의 오차가 있지만 이론값과 거의 비슷하였다. 2. 병렬 회로 병렬 연결 실험에서 a~b간의 전압과 c~d간의 전압의 크기는 거의 같았다. 이는 병렬 연결이라 전위차가 같기 때문이다. 가지전류는 각각 전류의 ...2025.04.28
-
전자회로실험 과탑 A+ 예비 보고서 (실험 18 증폭기의 주파수 응답 특성)2025.01.291. 공통 소스 증폭기의 주파수 응답 특성 이 실험에서는 공통 소스 증폭기의 주파수 응답 특성을 실험하여 대역폭(bandwidth)의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악한다. 증폭기에 사용되는 트랜지스터 내부의 기생 커패시턴스로 인해 주파수에 따라 전압 이득 및 위상이 변하며, 대역폭은 증폭기의 전압 이득이 유지되는 주파수 범위를 나타낸다. 실험을 통해 이득 대역폭 곱의 관계를 이해하고자 한다. 2. 공통 소스 증폭기의 소신호 등가 모델 실험 회로를 소신호 등가 모델을 사용하여 표현하고, 입력단에서 바라본 입력 저항...2025.01.29
-
[전자공학응용실험]11주차_7차실험_실험 18 증폭기의 주파수 응답 특성_예비레포트_A+2025.01.291. 공통 소스 증폭기의 주파수 응답 특성 이 실험에서는 [실험 17]에서 구현한 공통 소스 증폭기의 주파수 응답 특성을 실험하여 대역폭의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악하고자 한다. 공통 소스 증폭기의 소신호 등가회로를 분석하여 주파수 응답 특성을 나타내는 보드 선도를 그리고, 3dB 주파수와 이득 대역폭 곱을 계산한다. 또한 이득 대역폭 곱을 증가시키는 방안을 제시한다. 2. MOSFET의 고주파 모델 MOSFET의 고주파 동작을 설명하기 위해 게이트-소스 커패시턴스(Cgs)와 게이트-드레인 커패시턴스(Cgd...2025.01.29
-
MOSFET 바이어스 회로 실험 결과 보고서2025.01.021. MOSFET 바이어스 회로 이 실험 보고서는 MOSFET 바이어스 회로에 대한 내용을 다루고 있습니다. 실험을 통해 게이트 바이어스 회로와 리미팅 회로의 전류 측정 결과를 확인하였으며, PSpice 시뮬레이션 결과와 실험 결과 간의 차이에 대해 고찰하였습니다. 실험 과정에서 발생할 수 있는 오차 요인들, 예를 들어 브레드보드, 도선, MOSFET, 저항 등의 내부 저항 특성으로 인한 차이가 실험 결과와 시뮬레이션 결과의 차이를 발생시킨 것으로 분석되었습니다. 1. MOSFET 바이어스 회로 MOSFET(Metal-Oxide-S...2025.01.02
-
전자회로실험 예비 1주차2025.05.161. PN 접합 다이오드 PN 접합 다이오드는 P형 반도체와 N형 반도체를 접합하여 만든다. P형 반도체는 acceptor doping으로, N형 반도체는 donor doping으로 만들어진다. P형에서는 정공(hole)이 majority carrier이고, N형에서는 전자(electron)가 majority carrier이다. 정공과 전자가 접합을 가로질러 확산하면서 diffusion current를 형성하고, 이에 따라 depletion region과 E-field가 생성된다. P형 영역은 anode, N형 영역은 cathode...2025.05.16
-
기초아날로그실험 3주차 예비레포트2025.05.101. Resistor 저항(Resistor)은 전류의 흐름을 방해하는 전기적 성질을 가진 수동 소자입니다. 저항의 크기는 옴의 법칙에 따라 전압과 전류의 비율로 표현되며, 단위는 옴(Ω)을 사용합니다. 저항은 고정저항과 가변저항으로 나뉘며, 고정저항은 재료에 따라 다양한 종류가 있습니다. 저항을 직렬 또는 병렬로 연결하면 등가저항을 계산할 수 있습니다. 2. Capacitor 캐패시터(Capacitor)는 두 개의 도체판 사이에 유전체를 넣어 만든 수동 소자로, 전하를 전기장의 형태로 일시적으로 저장할 수 있습니다. 캐패시턴스(Ca...2025.05.10
8 / 10
