총 25개
-
전자회로실험 결과보고서 - 전류원 및 전류거울2025.01.021. 전류거울 전류 거울에서 전류 오차가 생기는 원인은 MOSFET의 문턱 전압, 이동도 등과 같은 제조 공정의 편차와 외부 환경으로 인한 것이다. 또한 채널 길이 모듈레이션, 접촉 저항, 전류 거울의 내부 임피던스, 전류 센서의 정밀도 등 다양한 요인으로 인해 전류 오차가 발생할 수 있다. 2. 전류원 전류원의 출력 저항이 낮을수록 전류의 정확도가 향상될 가능성이 높다. 전류원은 출력 저항이 커 부하 저항 대용으로 사용되는데, 공통 소오스 증폭기에 흐르는 입력 전압에 비례한 소신호 전류가 부하 저항으로 인하여 출력 전압으로 변환되...2025.01.02
-
중첩의 원리 & 테브낭 노튼 정리 예비보고서2025.01.121. 중첩의 원리 중첩의 원리는 선형미분방정식으로 표현되는 모든 물리계에 대하여 성립하며, 특히 전기회로망에 대해서는 '다수의 전원을 포함하는 선형회로망에 있어서 임의의 점에 전류 및 전압은 개개의 전원이 독단적으로 작용할 때에 그 점의 전류 및 전압을 합한 것과 같다'라고 할 수 있다. 이를 실험적으로 증명하고, 전압원과 전류원을 이해하며 중첩의 원리에 대한 응용력을 키운다. 2. 테브낭 정리 테브낭의 정리는 어떠한 구조를 갖는 회로망도 그 임의의 두 단자 A-B 외측에 대해서 하나의 전원전압과 하나의 임피던스가 직렬연결된 것으로...2025.01.12
-
울산대학교 전기전자실험 14. 전류원 및 전류 미러 회로2025.01.121. 공통 source 회로의 바이어스 공통 source 회로의 바이어스에 대해 설명하고 있습니다. Shockley 방정식을 통해 구한 해 중 하나는 V_P와 I_DSS 범위 내에 있지만 다른 하나는 이 범위 밖에 있어 타당하지 않은 값이라고 설명하고 있습니다. 2. 이론값과 측정값의 오차 이론값과 측정값 사이에 가장 큰 오차가 발생한 이유는 이전 실험에서 사용한 JFET의 I_DSS가 8mA로 측정되어 이번 실험에서 이론값을 8mA로 두고 구했기 때문이라고 설명하고 있습니다. 3. 트랜지스터의 동작 V_DS와 V_DG의 차이를 통...2025.01.12
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 예비보고서 8. MOSFET Current Mirror 설계2025.04.301. 단일 Current Mirror 설계 설계실습 8. MOSFET Current Mirror 설계 목적: N-Type MOSFET을 이용하여 특정 Reference 전류가 흐를 수 있는 단일 Current Mirror와 Cascode Current Mirror를 설계 및 측정하여, Current Mirror를 이용한 전류원의 전기적 특성을 이해한다. 단일 Current Mirror 설계에서는 2N7000 MOSFET을 이용하여 Vcc=VDD=10V, IREF=10mA인 전류원을 설계하고, PSPICE 시뮬레이션을 통해 전압, 전...2025.04.30
-
[A+]floyd 회로이론 예비레포트_11 중첩정리(LTspice 시뮬레이션)2025.05.131. 선형회로 선형회로는 전기회로에서 회로에 가한 전압과 회로를 흐르는 전류가 단순한 비례관계, 즉 선형방정식으로 표시되는 회로를 말한다. 2. 중첩의 원리 중첩의 원리는 여러 개의 전원이 있는 회로 응답은 각 전원이 단독으로 존재할 때 응답들을 모두 합한 것이라는 개념이다. 전원의 제거 시 독립전원만 제거할 수 있으며 종속전원은 제거하지 않는다. 3. 전압원 제거 전압원을 제거할 때는 전류가 흐를 수 있으면서 전압의 크기만 0V로 만드는 단락을 사용한다. 4. 전류원 제거 전류원을 제거할 때는 전압은 인가할 수 있으나 전류는 흐를...2025.05.13
3 / 3
