총 64개
-
홍익대 디지털논리실험및설계 6주차 예비보고서 A+2025.05.161. ALU 74181을 이용한 네 자리 이진수 덧셈 ALU는 산술 논리 연산 장치로, 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4비트의 출력값을 내보낸다. 네 자리 이진수의 덧셈을 수행하기 위해서는 A plus B를 수행해야하므로 Active Low로 구현하는 경우에는 A0'~A3'과 B0'~B3'에 Active Low로 계산을 수행할 비트를 입력하고 Vcc와 GND를 연결한 후, M은 L(0), S3=H(1), S2=L(0), S1=L(0) 그리고 S0=H(1)를 입력해야 한다. 그...2025.05.16
-
아날로그 및 디지털회로 설계 실습 실습4_신호발생기_예비보고서2025.01.211. Wien bridge RC 발진기 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인하는 것이 이 실습의 목적입니다. 설계 과정에서 Wien bridge 회로의 관계식을 이용하여 1.63 kHz에서 발진하는 회로를 설계하고, 증폭기 이득 AV를 구하는 과정이 포함됩니다. 또한 Wien bridge oscillator 회로를 설계하고 시뮬레이션을 통해 출력 파형과 발진 주파수를 확인합니다. 마지막으로 다이오드를 사용하여 Wien bridge oscillator를 안정화하는 회로를 설...2025.01.21
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 논리함수와 게이트2025.05.101. NAND 게이트 설계 및 특성 분석 NAND 게이트를 AND, NOT 게이트를 활용하여 설계하였다. 시뮬레이션 결과 입력이 둘 다 1인 경우 출력이 0이 되는 것을 확인할 수 있었다. NAND 게이트의 진리표를 제시하였다. 2. NOR 게이트 설계 및 특성 분석 NOR 게이트를 OR, NOT 게이트를 활용하여 설계하였다. 시뮬레이션 결과 입력이 둘 다 0인 경우 출력이 1이 되는 것을 확인할 수 있었다. NOR 게이트의 진리표를 제시하였다. 3. XOR 게이트 설계 및 특성 분석 XOR 게이트의 회로도와 시뮬레이션 결과를 제시...2025.05.10
-
아날로그및디지털회로설계실습 (예비)설계실습 4. 신호발생기 A+2025.01.291. Wien bridge 회로 설계 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 발진 조건을 만족하는 R1, R2 값을 계산하여 회로를 구현하였고, 시뮬레이션을 통해 출력 파형과 FFT plot을 확인하였습니다. 2. Wien bridge oscillator 안정화 다이오드를 사용하여 Wien bridge oscillator를 안정화하는 회로를 설계하였습니다. 대신호에서 다이오드 하나가 Forward bias되어 피드백 저항과 Op ...2025.01.29
-
중앙대학교 아날로그및디지털회로설계실습 신호 발생기2025.05.101. Wien bridge 신호발생기 설계 및 제작 이번 실험에서는 일정한 주파수와 위상, 크기를 가진 주기 함수를 발생시키는 신호 발생기를 설계하였다. Op amp에 인가되는 저항의 크기로 원하는 주파수와 gain을 설정하고, 다이오드를 연결하여 왜곡이 덜 발생하는 회로를 구성하였다. 첫 번째 실험으로 다이오드를 추가하지 않은 신호발생기에서는 발진 주파수가 1.667kHz가 나왔고, 두 번째 실험으로는 다이오드를 추가한 안정된 신호발생기는 발진주파수가 1.613 kHz가 나왔다. 첫 번째, 두 번째 실험의 출력파형을 비교해보고, ...2025.05.10
-
아날로그 및 디지털 회로 설계 실습 결과보고서4 신호발생기2025.05.151. Wien bridge oscillator 이번 실험에서는 Wien bridge oscillator를 구현하고 op amp의 gain 값을 변화시켜가며 출력파형과 frequency를 확인하였다. 발진주파수와 그때의 파형을 확인하였고, 추가적으로 저항과 다이오드를 병렬 연결하여 파형의 안정화를 확인하였다. 실험 결과 대체로 계획서에서 목표한 바와 가까운 값이 도출되었으나, 출력전압의 최댓값과 frequency 값이 약 10% 정도 낮게 나왔다. 이는 op amp 내부 저항 등의 문제로 인해 이론상 15V보다 낮은 13~14V가 출...2025.05.15
-
아날로그 및 디지털회로 설계 실습 실습2_Switching Mode Power Supply (SMPS)_예비보고서2025.01.211. SMPS (Switching Mode Power Supply) SMPS (Switching Mode Power Supply)의 동작 원리와 회로 모듈을 이해하여 SMPS를 설계할 수 있는 능력을 배양하는 것이 목적입니다. 준비물로는 PWM UC3845, MOSFET IRF540, Inductor, Capacitor, 저항, 가변저항, Diode, Inverter 등이 필요하며, 오실로스코프, 브레드보드, 파워서플라이, 함수발생기 등의 장비를 사용합니다. 설계 실습으로는 PWM 제어 회로 설계, Buck Converter 회로 ...2025.01.21
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 11차 예비보고서2025.01.041. 비동기식 4진 카운터 비동기식 4진 카운터에 1MHz의 구형파를 인가했을 때, Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz로 나타났습니다. 이를 통해 Q1은 2분주 회로, Q2는 4분주 회로로 사용할 수 있음을 확인했습니다. 2. 8진 비동기 카운터 설계 74HC73 칩 3개를 연결하여 8진 비동기 카운터를 설계했습니다. 버튼 입력에 따라 (Q3, Q2, Q1)의 상태가 000 -> 001 -> ... -> 111로 반복되는 것을 확인했습니다. 3. 10진 비동기 카운터 설계 16진 비동기 카운터와 ...2025.01.04
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합논리회로 설계 이 보고서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level 회로와 XOR 게이트를 이용한 다단계 조합 논리 회로를 설계합니다. 마지막으로 2비트 가산기 회로를 설계합니다. 2. 전가산기 설계 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 Sum of Product 또는 Product of Sum 형태의 간소화된 불리...2025.04.29
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 12. Stopwatch 설계2025.04.291. 클럭 생성 회로 및 카운터 회로 테스트 Function generator를 이용하여 실습서와 동일하게 Frequency는 1 [Hz], Amplitude는 0 ~ 5 [V]의 square wave의 clock 신호를 만든다. 이후 Decoder와 7-segment 사이에 330 [Ω]의 저항을 달아 과전류를 방지하고, decoder의 출력 방식과 7-segment LED의 type 간의 매칭을 유의하며 점퍼선을 연결한다. 74HC192라는 BCD 카운터를 사용하였고, Count up mode로 동작시키기 위해 [그림 1]을 참...2025.04.29
2 / 7
