총 64개
-
아날로그 및 디지털 회로 설계 실습 결과보고서 - 4-bit adder 회로설계2025.05.151. 4-bit adder 회로 설계 이번 설계 실습에서는 기본적인 전가산기를 설계한 후 이를 응용하는 실습을 진행하였다. 다만, 제목에서는 4bit adder의 회로였으나 실제 실습 시에는 A0A1 + B0B1을 실행하는 2bit adder를 구현하였다. 이 과정에서, carry bit로 인한 영향과, output으로 나타나는 덧셈 결과를 LED의 점등으로 확인하며 진행하였다. 실제로 실습을 진행하며 입력하는 값에 맞게 계산하여 출력을 예측하여 미리 진리표를 작성하고 실습을 진행하였는데, 실제 나타난 값 역시 이와 같은 값이 나타...2025.05.15
-
아날로그 및 디지털 회로 설계 실습 결과보고서12 Stopwatch설계2025.05.151. 아날로그 및 디지털 회로 설계 이 보고서는 아날로그 및 디지털 회로 설계 실습의 일환으로 Stopwatch 설계에 대한 내용을 다루고 있습니다. 기본적인 클럭 생성 회로와 카운터 회로를 테스트하고, 1Hz의 클럭 신호를 생성하여 BCD 카운터와 7-segment 디코더를 통해 숫자를 표시하는 회로를 구현하였습니다. 또한 2자리 숫자 표시와 최대 숫자 제어, 3자리 숫자 표시(시간 표현) 카운터 설계 등의 과정을 거쳐 최종적으로 시간을 표시하는 Stopwatch 회로를 설계하였습니다. 2. BCD 카운터 BCD 카운터(10진 카...2025.05.15
-
홍익대 디지털논리실험및설계 6주차 예비보고서 A+2025.05.161. ALU 74181을 이용한 네 자리 이진수 덧셈 ALU는 산술 논리 연산 장치로, 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4비트의 출력값을 내보낸다. 네 자리 이진수의 덧셈을 수행하기 위해서는 A plus B를 수행해야하므로 Active Low로 구현하는 경우에는 A0'~A3'과 B0'~B3'에 Active Low로 계산을 수행할 비트를 입력하고 Vcc와 GND를 연결한 후, M은 L(0), S3=H(1), S2=L(0), S1=L(0) 그리고 S0=H(1)를 입력해야 한다. 그...2025.05.16
-
아날로그및디지털회로설계실습 (예비)설계실습 11. 카운터설계 A+2025.01.291. 4진 비동기 카운터 4진 비동기 카운터의 동작을 설명하고, 1MHz의 구형파를 입력했을 때 Q1 신호의 주파수는 500kHz, Q2 신호의 주파수는 250kHz임을 확인하였다. 입력 신호, Q1 신호, Q2 신호의 파형을 그림으로 나타내었다. 2. 8진 비동기 카운터 버튼 스위치를 입력으로 사용하여 8진 비동기 카운터를 설계하였다. Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터의 상태를 확인할 수 있도록 하였다. 3. 10진 비동기 카운터 16진 비동기 카운터와 리셋 회로를 이용하여 10진 비동기 카운터를 설계하였다...2025.01.29
-
중앙대 아날로그및디지털회로설계실습 예비보고서 9장 4bit adder 회로설계2025.05.051. 조합논리회로 조합논리회로의 한 예로 가산기 회로를 설계하는 방법을 설명합니다. 전가산기의 진리표, Karnaugh 맵을 이용한 불리언식 간략화, NAND-NAND 또는 NOR-NOR 로직 회로 설계, XOR gate를 이용한 다단계 조합 논리 회로 설계 등의 내용이 포함되어 있습니다. 2. 2Bit 가산기 회로 위에서 설계한 전가산기 회로를 연결하여 2Bit 가산기 회로를 설계하는 방법을 설명합니다. XOR gate를 이용한 전가산기 두 개를 연결하여 2Bit 가산기 회로를 구현하는 내용이 포함되어 있습니다. 1. 조합논리회로...2025.05.05
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 11차 예비보고서2025.01.041. 비동기식 4진 카운터 비동기식 4진 카운터에 1MHz의 구형파를 인가했을 때, Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz로 나타났습니다. 이를 통해 Q1은 2분주 회로, Q2는 4분주 회로로 사용할 수 있음을 확인했습니다. 2. 8진 비동기 카운터 설계 74HC73 칩 3개를 연결하여 8진 비동기 카운터를 설계했습니다. 버튼 입력에 따라 (Q3, Q2, Q1)의 상태가 000 -> 001 -> ... -> 111로 반복되는 것을 확인했습니다. 3. 10진 비동기 카운터 설계 16진 비동기 카운터와 ...2025.01.04
-
아날로그 및 디지털 회로 설계 실습 결과보고서3 스텝모터구동기2025.05.151. 범용 이동 레지스터 범용 이동 레지스터(74HC194)가 단극 스텝 모터의 컨트롤러로 사용되며, 전원을 끈 상태에서 구동회로를 구성하였다. 출력단(QA, QB, QC, QD)에 LED 회로를 추가하여 스텝 모터의 동작을 확인하였다. CLK, S0, S1 핀으로 스텝 모터를 조정하였으며, 초기화를 위해 S0, S1 스위치를 모두 닫고 CLR에 전압을 가해주었다. 출력단 LED 램프의 동작을 확인하여 레지스터의 동작이 예상대로 이루어짐을 확인하였다. 2. NPN 트랜지스터를 이용한 스텝 모터 구동기 범용 이동 레지스터의 전류를 스...2025.05.15
-
아날로그 및 디지털 회로 설계 실습 결과보고서11 카운터 설계2025.05.151. 비동기 8진 카운터 설계 이 실습에서는 3개의 flip-flop 소자를 사용하여 비동기 8진 카운터를 설계하였습니다. 스위치를 on/off 할 때마다 카운팅이 되도록 하였고, falling edge triggered 소자를 사용하여 스위치를 1->0으로 변경할 때 카운팅이 되도록 하였습니다. 또한 chattering 현상을 방지하기 위해 스위치 하단에 capacitor를 추가로 연결하였습니다. 결과적으로 스위치를 off 상태에서 두 번 클릭할 때마다 숫자가 한 번씩 카운팅 되었습니다. 2. chattering 현상 chatte...2025.05.15
-
아날로그및디지털회로설계실습 (예비)설계실습 8. 래치와 플립플롭 A+2025.01.291. RS 래치 RS 래치의 특성을 분석하였습니다. NAND RS 래치와 NOR RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. PSPICE를 활용하여 진리표의 결과를 확인하였습니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 NOR 게이트로 구성되어 있으며, 하나의 입력이 1일 때 다른 입력이 0이 되면 출력이 반전되는 특성을 가지고 있습니다. 이를 통해 상태를 저장하고 유지할 수 있습니다. RS 래치는 간단한 구조와 동작 원리로 인해 플립플롭, 카운터...2025.01.29
-
아날로그 및 디지털회로 설계 실습 실습10_7-segment Decoder 회로 설계_예비보고서2025.01.211. 7-segment와 Decoder 7-segment와 Decoder를 이해하고 관련 회로를 설계하는 것이 이 실습의 목적입니다. 7-segment 디스플레이는 숫자 0부터 9까지를 표현할 수 있는 디스플레이 장치이며, Decoder는 이진 입력 신호를 7-segment 디스플레이에 맞는 출력 신호로 변환해주는 역할을 합니다. 이 실습에서는 7-segment/Decoder 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언식을 구한 뒤, Decoder와 7-Segment를 이용한 7-Segment 구동 회로를 설계...2025.01.21
2 / 7
