총 64개
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 5. 전압제어 발진기2025.04.291. 슈미츠 회로의 특성 실험에 사용될 IC의 datasheet를 참조하여 중요한 전기적 특성을 확인하였습니다. 슈미츠 회로의 특성을 이해하고 PSPICE를 이용하여 슈미츠 트리거 회로를 설계하였습니다. 이를 통해 출력 파형의 특성을 확인하였습니다. 2. 전압제어 발진기의 설계 전압제어 발진기를 설계하고 출력 파형을 관찰하였습니다. 입력 전압 Vc의 변화에 따른 출력 주파수의 변화를 확인하였고, 이를 그래프로 나타내었습니다. 또한 중심 주파수가 2kHz가 되도록 회로의 C1 값을 설계하였습니다. 3. 슈미츠 회로의 저항비와 Capa...2025.04.29
-
디지털공학개론 - A + A'B = A + B가 성립한다는 것을 진리표를 이용하여 증명하세요2025.05.111. 디지털공학 디지털공학 분야에서 A + A'B = A + B가 성립한다는 것을 진리표를 이용하여 증명하였습니다. 진리표를 통해 A + A'B와 A + B가 동일한 결과를 나타내는 것을 확인하였고, 분배법칙을 적용하여 수학적으로도 이 등식이 성립함을 보였습니다. 이를 통해 디지털 회로 설계 및 분석에 활용할 수 있는 기본적인 논리 법칙을 이해할 수 있습니다. 1. 디지털공학 디지털공학은 현대 기술 발전의 핵심 분야로, 우리 삶의 많은 부분에 큰 영향을 미치고 있습니다. 디지털 기술은 정보 처리와 통신, 제어 시스템 등 다양한 분야...2025.05.11
-
중앙대학교 아날로그및디지털회로 예비보고서12025.01.201. High-Pass Filter 설계 설계실습 계획서1-3-1에서는 초전형 적외선 센서(RE200B)와 증폭기 사이에 신호를 전달하는 High-Pass Filter(DC-block, 3-dB freq.=5 Hz)를 R과 C를 이용하여 설계하는 내용이 다루어졌습니다. 주어진 C 값 10uF와 3dB 주파수 5Hz를 이용하여 R 값을 3.183kΩ으로 계산하였습니다. 2. 2-stage Op-amp 반전증폭기 설계 1-3-2에서는 적외선 센서의 출력신호를 증폭시키기 위해 2-stage Op-amp 반전증폭기를 설계하였습니다. 각 반...2025.01.20
-
아날로그 및 디지털회로 설계 실습 실습12_Stopwatch 설계_예비보고서2025.01.211. 디지털 회로 구성요소 이 실습을 통해 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양할 수 있습니다. 2. Stopwatch 설계 이 실습에서는 Stopwatch 설계를 통해 디지털 회로 구성요소들을 실제로 구현하고 테스트하는 과정을 경험할 수 있습니다. 기본적인 클럭 생성 회로와 카운터 회로, 숫자 표시 회로, 추가 기능 스위치 등을 설계하게 됩니다. 3. 회로 설계 및 구현 이 실습에서는 회로도 ...2025.01.21
-
아날로그 및 디지털회로 설계 실습 실습4_신호발생기_예비보고서2025.01.211. Wien bridge RC 발진기 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인하는 것이 이 실습의 목적입니다. 설계 과정에서 Wien bridge 회로의 관계식을 이용하여 1.63 kHz에서 발진하는 회로를 설계하고, 증폭기 이득 AV를 구하는 과정이 포함됩니다. 또한 Wien bridge oscillator 회로를 설계하고 시뮬레이션을 통해 출력 파형과 발진 주파수를 확인합니다. 마지막으로 다이오드를 사용하여 Wien bridge oscillator를 안정화하는 회로를 설...2025.01.21
-
아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_결과보고서2025.01.211. 전가산기 회로 설계 이번 실습에서는 AND, OR, NOT gate를 이용하여 2-단계 전가산기 회로와 XOR gate를 이용한 다단계 전가산기 회로를 설계하고 구현하였습니다. 스위치를 이용하여 입력을 변화시키며 출력을 관찰하였고, LED를 연결하여 결과를 확인하였습니다. 실험 결과는 설계실습계획서에서 작성했던 진리표와 일치하였습니다. 설계실습계획서에서는 3-input AND gate와 4-input OR gate를 이용하여 2-단계 회로로 설계했지만, 실습에서는 2-input AND gate와 2-input OR gate만 ...2025.01.21
-
중앙대학교 아날로그및디지털회로설계실습 9차 예비보고서2025.01.061. 전가산기 설계 전가산기는 입력 A, B와 이전 연산의 carry bit Cin을 더하여 생긴 합 S와 그때 발생한 carry bit Cout을 출력한다. Karnaugh 맵을 이용하여 간소화된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하고, 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하였다. 또한 XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하였다. 2. 2-Bit 가산기 회로 설계 2-Bit 가산기는 두 개의...2025.01.06
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 5차 예비보고서2025.01.041. 전압제어 발진기(VCO) 전압제어 발진기(VCO)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인하였습니다. 슈미트 회로와 적분기 회로를 결합하여 VCO를 구현하였으며, 입력 전압 VC에 따른 출력 주파수 f의 변화를 관찰하였습니다. 시뮬레이션 결과, VC가 증가함에 따라 f도 증가하는 경향을 보였으며, 고주파 영역에서는 비선형적으로 증가하는 것을 확인하였습니다. 또한 슈미트 회로의 저항비와 커패시터 값을 변화시키면서 출력 파형을 관찰하였습니다. 1. 전압제어 발진기(VCO) 전압제어 발진기(VCO)는 전자 회로 ...2025.01.04
-
홍익대 디지털논리실험및설계 7주차 예비보고서 A+2025.05.161. S-R Latch와 S'-R' Latch Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S-R Latch는 NOR 게이트를 이용해 결선되고 S'-R' Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다. Set이 활성화되면 Q가 1, Q'가 0이 되고 Reset이 활성화되면 Q'가 1, Q가 0이 된다. 2. Pulse detector와 CLK Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버...2025.05.16
-
중앙대학교 아날로그및디지털회로설계실습 신호 발생기2025.05.101. Wien bridge 신호발생기 설계 및 제작 이번 실험에서는 일정한 주파수와 위상, 크기를 가진 주기 함수를 발생시키는 신호 발생기를 설계하였다. Op amp에 인가되는 저항의 크기로 원하는 주파수와 gain을 설정하고, 다이오드를 연결하여 왜곡이 덜 발생하는 회로를 구성하였다. 첫 번째 실험으로 다이오드를 추가하지 않은 신호발생기에서는 발진 주파수가 1.667kHz가 나왔고, 두 번째 실험으로는 다이오드를 추가한 안정된 신호발생기는 발진주파수가 1.613 kHz가 나왔다. 첫 번째, 두 번째 실험의 출력파형을 비교해보고, ...2025.05.10
3 / 7
