총 54개
-
컴퓨터구조(전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점)2025.05.161. 조합논리회로 조합논리회로란 현재의 입력값에 따라 출력에는 항상 똑같은 값이 결정되는 논리회로로, 기억 장치가 따로 쓰이지 않는 논리회로를 의미한다. 조합논리회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성되며 입력, 논리 게이트, 출력으로 구성된다. 조합논리회로에는 반가산기, 전가산기, 반감산기 등이 있다. 2. 순서논리회로 순서논리회로는 이전 상태에서의 신호 및 외부 입력 신호에 따라 출력이 결정되는 회로로, 이전 상태를 계속 유지하기 위해서는 되먹임 논리회로를 가지고 있어야 한다. 순서논리회로는...2025.05.16
-
0을 포함한 2의 배수 범위 0, 2, 4, 6, 82025.01.171. 전자계산기구조 0~9까지의 10진수 중 2의 배수(0도 포함)가 입력되면 LED가 켜지고 그 외의 숫자가 입력되면 LED가 꺼지는 논리회로를 진리표로 표현하고 Boolean Algebra를 사용하여 간소화한 후 논리회로를 도식화하였습니다. 입력 변수는 3개로 제한하였으며, 논리식은 F = X'Y'Z'+ X'YZ'+XY'Z'+XYZ'로 도출되었습니다. 이에 따르면 8과 9의 입력값에서는 출력이 되지 않게 됩니다. 그러나 입력변수를 4개로 늘리면 16변수이므로 8, 9의 입력값에서도 출력할 수 있습니다. 2. 8비트 마이크로컴퓨터...2025.01.17
-
[논리회로실험] 실험7. Shift Register 예비보고서2025.05.081. Shift Register 시프트 레지스터는 일련의 연결된 플립플롭으로써 잠정적 데이터 저장 능력을 갖추도록 하여 클럭 펄스가 들어올 때마다 저장된 데이터가 좌우로 이동합니다. n개의 플립플롭을 연결하여 n비트 레지스터를 구현할 수 있으며, 클럭 신호에 따라 플립플롭의 데이터가 이동합니다. 시프트 레지스터는 직렬-병렬, 병렬-직렬 정보 변환기로도 사용될 수 있습니다. 2. JK 플립플롭 4개의 JK 플립플롭을 동시에 상승 펄스로 레지스터에 데이터를 저장할 수 있습니다. Clear 신호는 클럭 신호가 enable 되기 전에 모든...2025.05.08
-
4주차 예비 보고서 18장 기본 논리 소자를 활용한 논리 회로2025.05.011. 직류 전원 장치 사용법 직류 전원 장치는 회로에 직류 전원을 공급하기 위해 사용하는 장치로써 전압 크기를 일정 범위 내에서 가변 공급하기 위하여 사용한다. 전원 스위치를 눌러 LCD 표시 창이 켜지면 전원이 켜지며, 가변 출력 단자의 +와 - 단자를 구분해 선을 꽂고 output1을 출력하려면 가변 출력 단자 채널 1번에 연결하여 전압을 5V로 맞춘 후 0.3V씩 전압을 내린다. 2. 7404 NOT 게이트 회로 구성 7404는 총 14개의 핀을 구성하고 있으며, 6개의 NOT 게이트로 존재한다. 14번 핀은 5V의 직류 전압...2025.05.01
-
5주차 결과 보고서 19장 논리회로 응용 및 Karnaugh Map (1)2025.05.031. 논리회로 응용 논리회로 응용 및 Karnaugh Map 실험을 통해 논리식의 간략화와 논리회로 구성을 실험하였습니다. 주어진 부울 대수식을 이용하여 논리회로를 설계하고, 카르노 맵을 활용하여 간략화하는 과정을 수행하였습니다. 실험 결과를 통해 간략화된 회로와 원래 회로의 출력이 동일함을 확인하였습니다. 2. Karnaugh Map Karnaugh Map을 활용하여 주어진 부울 대수식을 간략화하는 과정을 수행하였습니다. Karnaugh Map을 통해 얻은 간략화된 식과 부울 대수식을 이용한 간략화 결과가 동일함을 확인하였습니다....2025.05.03
-
[예비보고서] 8.래치와 플립플롭2025.04.251. RS 래치 RS 래치는 Set과 Reset 입력을 가지고 있으며, CLK가 0일 때는 이전 출력이 유지되고 CLK가 1일 때는 입력에 따라 동작이 결정됩니다. R=1이면 Q(t+1)=1이 되어 Reset 상태가 되고, S=1이면 Q(t+1)=0이 되어 Set 상태가 됩니다. 또한 R=S=1은 정의되지 않으며, R=S=0은 CLK=0인 경우와 마찬가지로 이전 출력이 유지됩니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 상호 연결된 NOR 게이트로 구성되어 있으며,...2025.04.25
-
5주차 예비 보고서 19장 논리회로 응용 및 Karnaugh Map (1)2025.05.011. 조합논리회로 조합 논리회로는 입력의 변화가 바로 출력에 반영되며, 특정 시점의 출력이 그 시점의 입력에 의해서만 결정됩니다. 반면 순차 논리회로는 상태 값을 저장해두고 그 상태 값이 다시 입력으로 들어가서 다음 상태 값과 출력을 결정하는 회로입니다. 2. 곱의 합 회로(Sum of Product) 곱의 합 회로는 AND-OR 게이트로 구현되며, 최소항이 1인 칸들을 인접한 항에 대하여 2의 배수로 묶어서 최소화할 수 있습니다. 3. 합의 곱(Product of Sum) 회로 합의 곱 회로는 OR-AND 게이트로 구현되며, 출력...2025.05.01
-
[논리회로설계실험] Mux, Demux (dataflow/gatelevel modeling) (성균관대)2025.01.211. MUX MUX는 멀티플렉서라고도 하며 다수의 정보 장치를 소수의 채널이나 선을 통하여 전송하는 것을 의미한다. MUX는 여러 입력선 중에서 하나를 선택하여 출력선에 연결하는 '조합 논리 회로'로 선택선의 값에 따라 한 입력선을 선택한다. 일반적으로 입력선이 n개 있을 때 선택선은 log2n개가 필요하다. 2. DEMUX DEMUX는 디멀티플렉서라고도 하며 하나의 입력선을 여러 개의 출력선 중 하나에 연결하는 '조합 논리 회로'이다. 선택선의 값에 따라 하나의 출력선이 활성화되고 나머지 출력선은 비활성화된다. 일반적으로 출력선이...2025.01.21
-
[A+보장]한양대에리카A+맞은 레포트,논리설계실험,Breadboard & Basic logic gates2025.01.151. 기본 논리 게이트 실험에서는 NOT 게이트, AND 게이트, OR 게이트, NAND 게이트, NOR 게이트 등의 기본 논리 게이트를 다루었습니다. 각 게이트의 입력과 출력 관계, 진리표, 논리식 등을 확인하고 실험을 통해 게이트의 특성을 이해할 수 있었습니다. 2. 드모르간의 법칙 실험에서는 드모르간의 법칙을 이용하여 NAND 게이트와 NOR 게이트의 특성을 확인하였습니다. 논리 합에 대한 부정을 각 변수의 부정에 대한 논리 곱의 형태로 변환하는 제1법칙과 논리 곱에 대한 부정을 각 변수의 부정에 대한 논리 합의 형태로 변환하...2025.01.15
-
전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점2025.01.031. 조합 논리회로 조합 논리회로는 현재의 입력 값만으로 출력 값이 결정되는 논리회로로 입력, 논리 게이트, 출력으로 구성된다. 출력 값은 0과 1의 조합 함수이며 기억회로를 가지지 않는다. 조합논리회로의 종류에는 반가산기, 반감산기, 전가산기, 전감산기가 있다. 2. 순서 논리회로 순서논리회로는 이전의 출력 값과 현재의 입력 값에 따라 출력이 결정되는 회로이기 때문에 기억장치가 반드시 필요하다. 플립플롭은 1비트를 기억하는 논리회로로 동기식과 비동기식으로 구분된다. 순서논리회로에는 RS플립플롭, JK플립플롭, T플립플롭 등이 있다...2025.01.03
3 / 6
