총 24개
-
0을 포함한 2의 배수 범위 0, 2, 4, 6, 82025.01.171. 전자계산기구조 0~9까지의 10진수 중 2의 배수(0도 포함)가 입력되면 LED가 켜지고 그 외의 숫자가 입력되면 LED가 꺼지는 논리회로를 진리표로 표현하고 Boolean Algebra를 사용하여 간소화한 후 논리회로를 도식화하였습니다. 입력 변수는 3개로 제한하였으며, 논리식은 F = X'Y'Z'+ X'YZ'+XY'Z'+XYZ'로 도출되었습니다. 이에 따르면 8과 9의 입력값에서는 출력이 되지 않게 됩니다. 그러나 입력변수를 4개로 늘리면 16변수이므로 8, 9의 입력값에서도 출력할 수 있습니다. 2. 8비트 마이크로컴퓨터...2025.01.17
-
0905 논리게이트 레포트2025.01.161. 기본 논리 게이트 조사 디지털 논리 회로의 일종으로, 두 개 이상의 입력과 하나의 출력으로 구성된다. AND 게이트는 두 입력이 모두 참일 때만 출력이 참이 되고, OR 게이트는 입력 중 하나 또는 모두가 참일 때 출력이 참이 된다. NOT 게이트는 단일 입력을 가지며, 입력이 참이면 거짓을, 입력이 거짓이면 참을 출력한다. 1. 기본 논리 게이트 조사 기본 논리 게이트는 디지털 회로 설계의 기본 구성 요소로, AND, OR, NOT 등의 기본 논리 연산을 수행합니다. 이러한 논리 게이트는 복잡한 디지털 시스템을 구축하는 데 ...2025.01.16
-
다음 진리표에서 출력 F를 표준형 SOP와 표준형 POS로 표현하고, SOP형으로 간략화한 불대수식으로 표현해보자2025.01.181. 진리표 진리표는 논리 회로의 동작을 표현하는 방법 중 하나로, 입력 변수의 모든 조합에 대한 출력 값을 나타낸다. 이 문제에서는 주어진 진리표의 출력 F를 표준형 SOP(Sum of Products)와 표준형 POS(Product of Sums)로 표현하고, SOP 형태로 간략화한 불대수식으로 나타내는 것이 요구되고 있다. 2. SOP(Sum of Products) SOP 형식은 논리 함수를 곱항의 합으로 표현하는 방식이다. 각 곱항은 입력 변수의 값을 AND 연산한 것이며, 이러한 곱항들을 OR 연산하여 전체 논리 함수를 나...2025.01.18
-
디지털 공학을 설명하고 2-입력 부울함수를 이용하여 2-입력 부울함수 곱셈을 구현하시오2025.01.181. 디지털 공학 디지털 공학은 아날로그 신호를 디지털 데이터로 변환하여 정보를 저장, 전송, 처리하는 시스템을 다룬다. 디지털 시스템은 기본적으로 입력 장치, 논리 게이트, 출력 장치로 구성되며, 고속성, 정확성, 신뢰성, 유연성 등의 장점을 가지고 있다. 디지털 회로의 구성 요소로는 논리 게이트, 플립플롭, 디코더, 인코더, 멀티플렉서 등이 있다. 2. 부울 대수와 논리 게이트 부울 대수는 부울 변수와 논리 연산자를 사용하여 부울 함수를 다루는 대수적인 체계이다. 대표적인 논리 게이트로는 AND, OR, NOT, XOR, NAN...2025.01.18
-
논리회로및실험 레포트2025.01.181. Clock Control Block Clock Control Block은 50 MHz의 오실레이터와 표시부, 클럭 제어부로 구성되어 있습니다. 사용자가 Clock Control Switch를 이용하여 16개의 클럭을 선택할 수 있으며, 7-Segment와 LED를 통해 현재 FPGA 디바이스 모듈로 공급되는 클럭 값과 주파수 대역을 확인할 수 있습니다. 또한 FPGA 디바이스 모듈에 별도의 오실레이터를 장착하여 사용할 수 있습니다. 2. 7-Segment Array 4개의 7-Segment가 하나로 구성된 7-Segment L...2025.01.18
-
논리회로및실험 레포트2025.01.181. AND 게이트 AND 게이트는 두 개 이상의 입력과 하나의 출력으로 구성되며, 진리표에 따라 논리곱(logical conjunction)을 구현한 것이다. 입력 A와 B가 모두 참일 때만 출력 C가 참이 된다. 2. OR 게이트 OR 게이트는 두 개 이상의 입력과 하나의 출력으로 구성되며, 진리표에 따라 논리합(logical sum)을 구현한 것이다. 입력 A 또는 B 중 하나라도 참이면 출력 C가 참이 된다. 3. XOR 게이트 XOR 게이트는 두 입력의 비동일성을 판단하는 비등가(non-equivalence) 게이트로, 두...2025.01.18
-
논리회로및실험 레포트2025.01.181. NAND 게이트 NAND 게이트는 AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 참일 때만 출력이 거짓이 되고 나머지 경우 모두 출력이 참이 됩니다. 즉, 입력 중 하나라도 거짓 값이 있다면 출력은 참이 됩니다. 2. NOR 게이트 NOR 게이트는 OR 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 거짓일 때만 출력이 참이 되고 나머지 경우 모두 출력이 ...2025.01.18
-
[한국방송통신대학교] 2024년 1학기 디지털논리회로 출석수업과제2025.01.251. 10진수 27.25를 2진수로 변환 10진수 27.25를 2진수로 변환하는 방법은 정수 부분과 소수 부분을 각각 변환하는 것이다. 정수 부분은 2로 나누어 나머지를 기록하고, 소수 부분은 2를 곱하여 정수 부분을 기록하는 과정을 반복한다. 이렇게 구한 2진수 정수 부분과 소수 부분을 합하면 최종 2진수 표현을 얻을 수 있다. 2. 2진수를 4진수, 8진수, 16진수로 변환 2진수를 4진수, 8진수, 16진수로 변환하는 방법은 2진수를 각각 2개, 3개, 4개의 비트씩 묶어서 대응되는 4진수, 8진수, 16진수 숫자로 변환하는 ...2025.01.25
-
[논리회로설계실험] Mux, Demux (dataflow/gatelevel modeling) (성균관대)2025.01.211. MUX MUX는 멀티플렉서라고도 하며 다수의 정보 장치를 소수의 채널이나 선을 통하여 전송하는 것을 의미한다. MUX는 여러 입력선 중에서 하나를 선택하여 출력선에 연결하는 '조합 논리 회로'로 선택선의 값에 따라 한 입력선을 선택한다. 일반적으로 입력선이 n개 있을 때 선택선은 log2n개가 필요하다. 2. DEMUX DEMUX는 디멀티플렉서라고도 하며 하나의 입력선을 여러 개의 출력선 중 하나에 연결하는 '조합 논리 회로'이다. 선택선의 값에 따라 하나의 출력선이 활성화되고 나머지 출력선은 비활성화된다. 일반적으로 출력선이...2025.01.21
-
논리회로 시간 지연 측정 실험 보고서2025.01.281. 논리회로 시간 지연 측정 이 실험은 논리회로의 기본 구성 요소인 인버터 IC를 이용하여 NOT 게이트 2개를 구성하고, 함수발생기와 오실로스코프를 활용하여 신호 전송 시간차를 측정함으로써 논리회로의 시간 지연 측정을 분석하는 것을 목표로 하였습니다. 실험을 통해 논리회로의 시간 지연 측정 및 오차 분석의 중요성을 인식하게 되었습니다. 2. 디지털 회로 설계 이 실험을 통해 디지털 회로 설계 시 지연 시간의 영향을 최소화하기 위한 방법이 필요함을 인식하게 되었습니다. 회로의 설계 및 동작 원리와 관련된 지연 시간 문제를 고려해야...2025.01.28
2 / 3
