총 32개
-
[A+] 일반 논리게이트 응용 예비보고서2025.05.131. 일반 논리 게이트 실험 목적은 OR Gate, AND Gate, NOT Gate, NAND Gate, NOR Gate, XOR Gate와 같은 논리회로의 기본 게이트들의 기본 논리, 이론, 동작 원리를 공부하고 이해하는 것입니다. 특히 NAND Gate, NOR Gate, XOR Gate에 대해 집중적으로 실험하고 동작 원리를 이해하는 것이 목적입니다. 또한 이러한 논리 게이트들을 이용하여 논리식을 구현하고 진리표를 작성하며 동작을 확인하고 특성을 알아보는 것입니다. 2. 양의 논리와 음의 논리 부울 논리에서 1과 0은 조건을...2025.05.13
-
[A+보장]한양대에리카A+맞은 레포트,논리설계실험,디지털 IC 개요, 조합논리회로,Combinational Logic Circuit2025.01.151. 디지털 IC 개요 디지털 IC는 0과 1을 나타내기 위해 이산적인 범위의 전압을 사용하는 회로이다. 디지털 회로는 조합회로와 순차회로로 분류되며, 조합회로는 현재의 입력 값에 의해서만 출력 값이 결정되는 회로이고 순차회로는 현재의 입력 값과 바로 전의 입력 값에 의해 출력 값이 결정되는 회로이다. 2. 조합논리회로 조합논리회로는 현재의 입력 값에 따른 출력 값을 표현하고 입력으로부터 출력까지의 지연시간으로 이루어진다. 기본적인 논리회로인 논리곱, 논리합, 논리부정 등의 기본적인 논리소자의 조합으로 만들어진다. 3. 부울 대수 ...2025.01.15
-
SR 플립플롭을 이용한 간단한 도어락과 조도센서를 이용한 LED2025.05.111. SR 플립플롭 SR 플립플롭은 값을 저장할 수 있는 성질을 가지고 있어, 이를 활용하여 간단한 도어락을 만들 수 있다. 사용자가 입력한 값을 기억하고, AND 게이트를 통해 맞는 비밀번호를 입력했을 경우 도어락에 열림 신호를 보낼 수 있다. 2. 조도센서 CdS 소자를 활용한 조도센서를 사용하여 어두운 환경에서도 도어락을 쉽게 찾을 수 있도록 LED를 자동으로 켤 수 있다. CdS 소자의 저항 값이 커지면 트랜지스터가 작동되어 LED에 불이 들어오게 된다. 3. 도어락 설계 SR 플립플롭을 이용하여 비밀번호를 기억하고, AND...2025.05.11
-
논리회로설계실험 8주차 register 설계2025.05.151. 8-bit register 이번 실습에서는 8-bit register와 8-bit shift register를 structural modeling으로 구현하였습니다. 8-bit register는 입력 신호 IN[7:0]을 클럭 엣지에서 출력 신호 OUT[7:0]으로 그대로 전달하는 기능을 합니다. 또한 리셋 신호 RST가 1일 때 출력을 0으로 초기화합니다. 실험 결과 behavioral modeling과 structural modeling의 출력이 일치하여 8-bit register가 정상적으로 작동함을 확인하였습니다. 2....2025.05.15
-
논리회로설계실험 4주차 MUX 설계2025.05.151. 4:1 MUX 4:1 MUX는 4개의 입력 a, b, c, d와 2개의 선택 입력 s1, s0, 그리고 하나의 출력으로 구성되어 있다. 선택 입력 s1, s0의 조합에 따라 4개의 입력 중 하나가 출력으로 선택된다. 이를 Karnaugh map과 Boolean 식으로 표현할 수 있으며, Verilog를 이용하여 dataflow modeling과 gate-level modeling으로 구현할 수 있다. 2. 1:4 DEMUX 1:4 DEMUX는 1개의 입력과 2개의 선택 입력 s1, s0, 그리고 4개의 출력으로 구성되어 있다....2025.05.15
-
[논리회로설계실험] Xor gate & Xnor gate (logic gate 구현)(성균관대)2025.01.161. XOR Gate XOR Gate는 수리논리학에서 주어진 2개의 명제 가운데 1개만 참일 경우를 판단하는 논리 연산입니다. 홀수 개의 input이 '1'일 때 output이 '1'이며, 짝수 개의 input이 '1'일 때, output이 '0'입니다. 2. XNOR Gate XNOR Gate는 XOR Gate에 Not Gate가 연결된 것으로 XOR Gate와 정반대의 논리값을 출력합니다. 홀수 개의 input이 '1'일 때, output이 '0'이며, 짝수 개의 input이 '0'일 때, output이 '1'입니다. 3. Da...2025.01.16
-
POS형 부울 함수들의 카노프 맵 작성2025.01.171. POS형 부울 함수 POS형 부울 함수는 논리 회로 설계에서 중요한 역할을 하는 함수입니다. 이 함수들의 특성을 이해하고 분석하는 것은 효율적인 회로 설계를 위해 필수적입니다. 카노프 맵은 이러한 함수들의 특성을 시각적으로 표현하는 도구로, 0으로 채워지는 셀들을 확인하면 함수의 간단화 및 최적화에 도움이 될 수 있습니다. 1. POS형 부울 함수 POS형 부울 함수는 논리 회로 설계에서 중요한 역할을 합니다. 이 함수는 AND, OR, NOT 등의 기본 논리 연산을 사용하여 복잡한 논리 회로를 구현할 수 있습니다. POS형 ...2025.01.17
-
POS형 부울 함수들의 카노프 맵 작성2025.01.121. POS형 부울 함수 제목에 언급된 바와 같이, 이 프레젠테이션은 POS형 부울 함수들에 대한 카노프 맵을 작성하는 것을 다루고 있습니다. POS형 부울 함수는 논리 회로 설계에서 중요한 역할을 하는 함수로, 이를 시각화하는 카노프 맵을 작성하는 방법을 설명하고 있습니다. 2. 카노프 맵 카노프 맵은 부울 함수를 시각화하는 도구로, 입력 변수와 출력 값의 관계를 직관적으로 보여줍니다. 이 프레젠테이션에서는 POS형 부울 함수들의 카노프 맵을 작성하는 방법을 단계별로 설명하고 있습니다. 3. 논리 회로 설계 POS형 부울 함수는 ...2025.01.12
-
논리회로설계실험 3주차 Adder 설계2025.05.151. 1-bit Full Adder 이번 실습에서는 1-bit full adder를 dataflow modeling과 gate-level modeling 두 가지 방법으로 직접 구현해 보았습니다. truth table과 Karnaugh map을 이용해 구한 Boolean expression을 바탕으로 구현하였으며, 이를 통해 adder의 작동 방식을 더 깊이 이해할 수 있었습니다. 2. 4-bit Full Adder 1-bit full adder를 이용하여 4-bit full adder를 구현하였습니다. 4개의 1-bit full ...2025.05.15
-
[논리회로설계실험] 1bit full adder & 4bit full adder (logic gate 구현)(성균관대)2025.01.161. Full Adder Full adder는 가산기로 입력된 값의 합을 이진수로 표현하고 남는 값은 C를 통해 내보내는 기능을 한다. 1bit full adder에서는 A, B, Cin을 입력 받고 Sum으로 출력하며, Cin은 남는 값을 내보내는 역할을 한다. 4bit full adder는 1bit full adder를 모듈화하여 병렬로 4개 연결하고 새로운 A[n], B[n]의 값을 입력 받아 최종적인 값을 도출한다. 이를 통해 full adder는 모든 비트수에 대해 사용 가능하다는 것을 알 수 있다. 2. 1bit Full...2025.01.16
1 / 4
