총 129개
-
실험 12_소오스 팔로워 예비 보고서2025.04.271. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 입력 신호가 게이트에 인가되고 출력 신호가 소오스에서 감지되는 공통 드레인 증폭기이다. 출력 신호가 입력 신호를 따라가기 때문에 '소오스 팔로워'라고 불린다. 소오스 팔로워는 출력 임피던스가 작아 작은 부하를 구동하는데 유리하고 전압 버퍼로 사용된다. 이 실험에서는 소오스 팔로워 회로의 동작 원리와 특성을 확인하였다. 2. 소오스 팔로워의 전압 이득 소오스 팔로워의 전압 이득은 1에 가까운 값을 가진다. 저항 부하와 전류원 부하가 있는 경우 각각 식 (12.1)과 (12.2)와 같이...2025.04.27
-
실험 18_증폭기의 주파수 응답 특성 예비보고서2025.04.281. 공통 소오스 증폭기의 주파수 응답 특성 이 실험에서는 공통 소오스 증폭기의 주파수 응답 특성을 실험하여 대역폭의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악한다. 증폭기에 사용되는 트랜지스터 내부의 기생 커패시턴스로 인해 주파수에 따라 전압 이득 및 위상이 변하며, 대역폭은 증폭기의 응용 범위를 결정하는 중요한 척도이다. 실험을 통해 증폭기의 전압 이득과 대역폭의 곱이 일정한 관계가 있음을 이해하고자 한다. 2. MOSFET의 고주파 모델 MOSFET의 고주파 대역에서의 소신호 등가회로는 게이트-소스 커패시턴스와 게이트...2025.04.28
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
-
[예비보고서]중앙대학교전자회로설계실습 4주차 MOSFET의 특성측정2025.01.121. MOSFET 특성 측정 이 보고서에서는 MOSFET 소자의 특성을 측정하고 분석하는 내용을 다루고 있습니다. 주요 내용으로는 데이터시트를 이용한 문턱전압(VT)과 전류계수(kn) 계산, PSPICE 시뮬레이션을 통한 MOSFET 회로 설계 및 특성 곡선 분석, 시뮬레이션 결과와 데이터시트 값의 비교 등이 포함되어 있습니다. 이를 통해 MOSFET 소자의 동작 원리와 특성을 이해하고 측정하는 방법을 학습할 수 있습니다. 1. MOSFET 특성 측정 MOSFET(Metal-Oxide-Semiconductor Field-Effect...2025.01.12
-
증폭기의 주파수 응답 특성2025.01.021. 공통 소스 증폭기의 주파수 응답 특성 공통 소스 증폭기의 입력-출력에 원하는 DC 전압 및 전압 이득이 나오게 하기 위해 DC 전류와 전류를 결정하여 회로를 구성했습니다. 입력 신호의 주파수를 변화시키면서 전압 이득의 변화를 측정하여 보드 선도를 그렸고, 이를 통해 3dB 대역폭을 구했습니다. 또한 이득 대역폭 곱을 계산하고, 이를 증가시키기 위한 방안으로 회로를 closed loop로 만드는 것을 제안했습니다. 2. 공통 소스 증폭기의 소신호 등가 모델 그림 [18-5]의 실험회로를 소신호 등가 모델을 사용하여 등가회로로 표...2025.01.02
-
전자회로설계 및 실습6_설계 실습6. Common Emitter Amplifier 설계_예비보고서2025.01.221. Common Emitter Amplifier 설계 Rsig = 1 Ω, RL = 2 kΩ, VCC = 12 V인 경우, β = 100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(Av)이 -100 V/V인 emitter 저항사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다. 설계 과정에서 Early effect를 무시하고 이론부의 overall voltage gain Gv 식을 사용하여 RC를 결정하고, Rin, IC, IB, IE, VC, VE, VB, RE, ...2025.01.22
-
A+ 전자회로설계실습_Oscillator 설계2025.01.211. OP-Amp를 이용한 Oscillator 설계 이 실습에서는 OP-Amp를 이용한 Oscillator(신호발생기)를 설계하고 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형을 학습합니다. 주어진 조건에서 T1=T2=0.5ms가 되도록 Oscillator 회로를 설계하고, PSPICE 시뮬레이션을 통해 출력 전압(vo), 반전 입력 전압(v-), 비반전 입력 전압(v+)의 파형을 확인합니다. 또한 T1, T2, 문턱 전압 VTH, VTL의 값을 측정합니다. 설계...2025.01.21
-
전자공학실험 5장 BJT 바이어스 회로 A+ 예비보고서2025.01.131. BJT 바이어스 회로 BJT를 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC 바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 BJT를 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해 알아보고, 실험을 통하여 동작을 확인하고자 한다. 2. 전압분배 바이어스 회로 일반적으로 증폭기의 동작점을 잡아주기 위해서는 바이어스 회로가 필요하다. 가장 기본적인 전압분배 바이어스 회로는 저항 RB1 또는 R...2025.01.13
-
전자공학실험 10장 MOSFET 바이어스 회로 A+ 예비보고서2025.01.131. MOSFET 바이어스 회로 MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이 때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 확인하고자 한다. 2. 전압분배 MOSFET 바이어스 회로 일반적으로 증폭기의 동작점을 잡아주기 위해서는 바이어스 회로가 필요하다. [그림 10-1]은 가장 기본적인 전...2025.01.13
-
전자공학실험 20장 연산 증폭기 응용 회로 A+ 예비보고서2025.01.131. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1과 같이 반전 증폭기를 구성하고, 입력 전압의 크기를 변화시키면서 출력 전압과 전압 이득을 측정한다. 이상적인 연산 증폭기와 실제 연산 증폭기의 경우 입력과 출력 사이의 전달 함수를 구하고, PSpice 시뮬레이션을 통...2025.01.13
5 / 13
