총 70개
-
전자회로설계 및 실습2_설계 실습2. OP Amp의 특성측정 방법 및 Integrator 설계_예비보고서2025.01.221. Offset Voltage OP Amp의 offset 전압을 측정하는 방법에 대해 설명합니다. 이상적인 OP AMP에서는 두 입력단자를 접지하면 출력전압이 0V가 되지만, 실제 OP AMP에서는 내부에 offset voltage가 존재하여 출력전압이 0V가 아닙니다. 이 offset voltage를 측정하기 위해서는 이득이 100(V/V)와 1000(V/V)인 반전 증폭기를 설계하고, 두 입력단자를 접지한 상태에서 출력전압을 측정하여 계산하는 방법을 제시합니다. 또한 offset voltage를 최소화하는 방법으로 가변저항을 ...2025.01.22
-
중앙대학교 전자회로설계실습 예비2. Op Amp의 특성측정 방법 및 Integrator 설계2025.01.271. Op Amp의 Offset Voltage 측정 Op Amp의 Offset Voltage 측정 방법에 대해 설명합니다. 이상적인 Op Amp를 사용하여 Inverting Amplifier 회로를 설계하고, 유한한 크기의 Open Loop Gain을 고려하여 Offset Voltage를 측정하는 방법을 기술합니다. 또한 Data Sheet에서 Offset Voltage의 min, typ, max 값의 의미와 Offset Voltage 조정 방법에 대해 설명합니다. 2. Op Amp의 Slew Rate 측정 Op Amp의 Slew ...2025.01.27
-
중앙대학교 전자회로설계실습 예비보고서22025.01.111. OP Amp의 Offset Voltage 측정 OP Amp의 offset 전압을 측정하기 위해 두 입력단자를 접지시킨 Open-Loop 회로를 설계하고, 이상적인 OP Amp와 유한한 Open-Loop Gain을 고려한 경우의 출력전압 수식을 제시하였다. 또한 Datasheet에 나타난 Offset Voltage의 Min, Typ, Max 값의 의미와 Offset Voltage 조정 방법을 설명하였다. 2. OP Amp의 Slew Rate 측정 OP Amp의 Slew Rate를 측정하기 위해 입력 주파수와 입력 전압을 낮추는 ...2025.01.11
-
중앙대학교 전자회로설계실습 예비보고서32025.01.111. 정파정류회로 정파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압 공급기(DC power Supply)를 설계, 구현, 측정, 평가하는 것이 이 실습의 목적입니다. 정파정류회로는 교류 전압을 직류 전압으로 변환하는 데 사용되며, 이를 통해 안정적인 직류 전압 공급기를 구현할 수 있습니다. 2. 전압 조절기 설계 이 실습에서는 5kΩ의 부하에 걸리는 직류 전압의 최대치가 4.4V이고, 리플(ripple)이 0.9V 이하가 되도록 교류 입력 전원의 크기와 커패시터 C의 크기를 설계합니다. 다이오드의 저항은 0....2025.01.11
-
전자회로설계실습 1번 예비보고서2025.01.201. Op Amp를 이용한 다양한 Amplifier 설계 이 보고서는 출력저항이 큰 센서의 출력신호를 증폭하는 Inverting, Non-Inverting, Summing Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 센서의 Thevenin 등가회로를 구하고, 이를 바탕으로 각 증폭기 회로를 설계하고 PSPICE 시뮬레이션을 수행하였습니다. 또한 실제 측정을 통해 증폭기의 특성을 분석하고 비교하였습니다. 1. Op Amp를 이용한 다양한 Amplifier 설계 Op Amp(Operational Ampli...2025.01.20
-
아날로그및디지털회로설계실습 (예비)설계실습 8. 래치와 플립플롭 A+2025.01.291. RS 래치 RS 래치의 특성을 분석하였습니다. NAND RS 래치와 NOR RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. PSPICE를 활용하여 진리표의 결과를 확인하였습니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 NOR 게이트로 구성되어 있으며, 하나의 입력이 1일 때 다른 입력이 0이 되면 출력이 반전되는 특성을 가지고 있습니다. 이를 통해 상태를 저장하고 유지할 수 있습니다. RS 래치는 간단한 구조와 동작 원리로 인해 플립플롭, 카운터...2025.01.29
-
중앙대 전자회로설계실습 결과보고서12025.01.121. Op Amp를 이용한 Amplifier 설계 이번 설계실습에서는 Inverting Amp와 Non-Inverting Amp를 직접 설계하고, pspice로 예상한 이론값과 실습을 통해 측정한 값을 비교해 보았습니다. 실험을 통해 Inverting Amp의 gain을 10으로 설계하였고, 그에 따른 입력전압과 출력전압이 거의 일치하는 것을 확인할 수 있었습니다. 또한 주파수가 증가할수록 voltage gain이 감소하는 Low Pass Filter의 특성을 갖고 있음을 확인할 수 있었으며, 입력전압이 줄어들었을 때 출력 전압 역...2025.01.12
-
중앙대학교 아날로그및디지털회로 예비보고서102025.01.201. 7-segment/Decoder 진리표 7-segment/Decoder 진리표를 작성하였습니다. 입력 ABCD와 출력 abcdefg의 진리표를 제공하였습니다. 2. 불리언식 구하기 Karnaugh 맵을 이용하여 간소화된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하였습니다. a, b, c, d, e, f, g 등의 불리언 식을 제공하였습니다. 3. 7-Segment 구동 회로 설계 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계하였습니다. Pspice 프로그램...2025.01.20
-
아날로그 및 디지털회로 설계 실습결과 보고서2025.01.061. RS 래치 RS 래치는 교차교합된 두 NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치입니다. 입력 R이 1일 때 출력 Q는 0으로 리셋되고, 입력 S가 1일 때 출력 Q는 1로 셋됩니다. 두 입력 R과 S 모두 0인 경우에는 현재 상태의 Q와 ~Q값을 그대로 유지하게 됩니다. R과 S가 모두 1인 경우는 금지된 입력에 해당합니다. 2. Edge-triggered 플립플롭 Edge-triggered 플립플롭은 클록신호가 0에서 1로 또는 1에서 0으로 바뀌는 순간에만 입력을 샘플링합니다. Rising edge에서 클록...2025.01.06
-
전자회로실험 과탑 A+ 예비 보고서 (실험 13 공통 게이트 증폭기)2025.01.291. 공통 게이트 증폭기 공통 게이트 증폭기는 게이트 단자를 공통으로 하고, 입력 신호가 소스에, 출력 신호가 드레인에 걸리는 회로입니다. 이 회로는 주로 넓은 대역폭에서 동작하며, 전류 이득이 큰 것이 특징입니다. 입력 신호는 소스 단자에 인가되며, 드레인에서 출력 신호가 나타납니다. 게이트는 고정되어 있어, 입력 신호는 소스에서 드레인으로 흐르는 전류를 제어하게 됩니다. 입력 임피던스는 매우 낮고, 출력 임피던스는 상대적으로 높습니다. 전압 이득은 대략적으로 g_m * R_D로 나타낼 수 있으며, 공통 게이트 증폭기는 전류 이득...2025.01.29
1 / 7
