총 168개
-
[전자공학응용실험] 차동증폭기 기초 실험-예비레포트2025.04.261. 차동 증폭기 기초 실험 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기본적인 측정을 통하여 검증하고자 한다. 이를 토대로 부하 저항을 연결한 MOSFET 차동 증폭 회로를 구성하여 확인하고 특성을 분석한다. 2. 능동 부하와 전류 거울 집적회로를 설계할 때 일정한 전류원이 가장 기본적인 요소가 되는데, 전류원이 필요한 곳마다 저항을 사용하여 회로를 설계하면 신뢰성이 저항의 정확도에 따라 결정된다. 따라서 수동 부하 저항을 사용하여 집적회로를 설계하기보다는 능동 부하 회로를 이용하는 것이 좋다...2025.04.26
-
전류원 및 전류 거울을 이용한 능동 부하 회로 구현2025.01.291. 전류원 전류원은 회로에 일정한 전류를 공급하는 역할을 한다. MOSFET 기반 전류원은 일반적으로 포화 영역에서 작동하며, 입력 전압의 변화와 관계없이 일정한 전류를 유지할 수 있다. 전류원 회로에서는 기준 저항 R_REF를 통해 기준 전류를 설정하고, 이 값이 MOSFET을 통해 고정된 전류로 공급된다. 2. 전류 거울 전류 거울은 하나의 기준 전류를 복사하여 다른 부분에 동일한 전류를 전달하는 역할을 한다. 전류 거울은 주로 두 개의 MOSFET으로 구성되며, 첫 번째 MOSFET에 흐르는 기준 전류 I_REF를 두 번째 ...2025.01.29
-
중앙대 전자회로 설계 실습 결과보고서4_MOSFET 소자 특성 측정2025.01.111. MOSFET 회로 제작 및 측정 설계실습 4 결과보고서. MOSFET 소자 특성 측정4. 설계실습 내용 및 분석 (결과 report 작성 내용)$ 4.1 MOSFET 회로의 제작 및 측정(A) 그림 1의 회로를 제작하여라. 이때, =1MΩ으로 설정한다. 또한, DC Power Supply를 회로에 연결 전에 =0V, =5V로 조정 후 Outp 후에 ut OFF 연결한다. 실제 실험사진구현회로(B) 를 1.0V부터 0.1V씩 높여가며 Power Supply의 를 인가하는 Port의 전류를 측정한다. 측정한 전류가 130mA이상이...2025.01.11
-
MOSFET 실험 2-Single Stage Amplifier 1_예비레포트2025.01.121. MOSFET MOSFET(Metal Oxide Semiconductor Field Effect Transistor)는 디지털 회로와 아날로그 회로에서 가장 일반적인 전계 효과 트랜지스터(FET)입니다. MOSFET은 N형 반도체나 P형 반도체 재료의 채널로 구성되어 있고, 이 재료에 따라서 NMOSFET이나 PMOSFET, 두 가지를 모두 가진 소자를 CMOSFET(Complementary MOSFET)으로 분류합니다. MOSFET은 축전기에 의한 전하 농도의 변화에 기초를 두고 있으며, 두 개의 단자(소스와 드레인)는 각각 ...2025.01.12
-
서강대학교 22년도 전자회로실험 10주차 결과레포트2025.01.131. MOSFET 소스 팔로워 소스 팔로어의 이론적인 전압이득은 1/gm이 작은 값이기에, 거의 1에 가까운 이득을 보인다. 바이어스가 포함된 소스 팔로어의 경우도, 소신호 등가회로를 이용해 전압이득을 계산할 수 있다. 실험 결과, 소스 팔로어의 전압이득을 측정해본 결과, 0.93이 나왔고, 이론값과 3.9%의 오차만 있어 소스 팔로어로서 잘 동작하고 있다고 할 수 있다. 2. 1단 증폭기 1단 증폭기는 등가회로로 생각할 수 있고, 이때 전압이득은 쉽게 구할 수 있다. 실험 결과, 1단 증폭기의 전압이득은 이론값 3.955와 측정값...2025.01.13
-
아날로그 및 디지털 회로 설계 실습 결과 보고서2025.01.061. 단일 Current Mirror 구현 및 측정 NMOS를 이용하여 단일 Current Mirror를 직접 설계한 뒤, DMM을 사용하여 설계한 회로의 전압, 전류 등을 측정하고 기록하였다. 실험 결과, 단일 Current Mirror의 출력 전류는 10mA에 근접하여 추가 조절이 필요하지 않았으며, 출력 저항 Ro는 약 2.46kΩ으로 측정되었다. 2. Cascode Current Mirror 구현 및 측정 NMOS를 이용하여 Cascode Current Mirror를 직접 설계한 뒤, DMM을 사용하여 설계한 회로의 전압, ...2025.01.06
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 7장 연습문제 풀이2025.01.091. JFET 바이어스 JFET은 게이트-소스 전압(Vgs)에 따라 차단 상태와 도통 상태가 결정됩니다. Vgs가 음의 값이면 JFET은 차단 상태가 되어 드레인 전류(Id)가 흐르지 않습니다. Vgs가 양의 값이면 JFET은 도통 상태가 되어 Id가 흐르게 됩니다. 따라서 JFET의 동작 상태는 Vgs에 의해 결정됩니다. 2. MOSFET 바이어스 MOSFET은 게이트-소스 전압(Vgs)에 따라 동작 상태가 결정됩니다. Vgs가 문턱 전압(Vth) 이상이면 MOSFET이 도통되어 드레인 전류(Id)가 흐르게 됩니다. Vgs가 Vt...2025.01.09
-
전자회로실험 과탑 A+ 예비 보고서 (실험 13 공통 게이트 증폭기)2025.01.291. 공통 게이트 증폭기 공통 게이트 증폭기는 게이트 단자를 공통으로 하고, 입력 신호가 소스에, 출력 신호가 드레인에 걸리는 회로입니다. 이 회로는 주로 넓은 대역폭에서 동작하며, 전류 이득이 큰 것이 특징입니다. 입력 신호는 소스 단자에 인가되며, 드레인에서 출력 신호가 나타납니다. 게이트는 고정되어 있어, 입력 신호는 소스에서 드레인으로 흐르는 전류를 제어하게 됩니다. 입력 임피던스는 매우 낮고, 출력 임피던스는 상대적으로 높습니다. 전압 이득은 대략적으로 g_m * R_D로 나타낼 수 있으며, 공통 게이트 증폭기는 전류 이득...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 14 캐스코드 증폭기)2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 고주파 증폭에서 자주 사용되는 구조로, 출력 저항을 증가시키고 고주파 특성을 개선하는 데 효과적이다. 이 회로는 두 개의 MOSFET을 사용하여, 첫 번째 트랜지스터가 신호를 증폭하고, 두 번째 트랜지스터가 출력을 처리하는 방식으로 동작한다. 캐스코드 증폭기의 전압 이득은 대략적으로 A_v = g_m * R_D로 나타낼 수 있으며, 캐스코드 구조 덕분에 매우 크게 나타날 수 있다. 캐스코드 증폭기는 주로 고주파 증폭기와 대역폭이 중요한 회로에서 자주 사용되며, 신호 왜곡이 적고 안정적인 성능을...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 20 차동 증폭기 기초 실험)2025.01.291. 정전류원 회로 정전류원 회로는 일정한 전류를 제공하는 회로로, 주로 전류 제어 및 안정적인 전류 공급이 요구되는 응용에서 사용된다. 첨부된 그림의 정전류원 회로는 MOSFET 소자 M_4와 M_3를 사용한 구조로 구성되어 있다. 이 회로는 MOSFET의 전류 제어 특성과 전류 거울 원리를 사용하여 기준 전류를 설정하고, 이를 기반으로 일정한 부하 전류를 제공하는 정전류원이다. 2. 차동 증폭기 회로 차동 증폭기는 두 입력 신호의 차이를 증폭하는 회로로, 높은 입력 저항과 낮은 출력 저항을 가지며 잡음 제거와 신호 증폭에서 중요...2025.01.29
6 / 17
