총 123개
-
중앙대학교 전자회로설계실습 예비2. Op Amp의 특성측정 방법 및 Integrator 설계2025.01.271. Op Amp의 Offset Voltage 측정 Op Amp의 Offset Voltage 측정 방법에 대해 설명합니다. 이상적인 Op Amp를 사용하여 Inverting Amplifier 회로를 설계하고, 유한한 크기의 Open Loop Gain을 고려하여 Offset Voltage를 측정하는 방법을 기술합니다. 또한 Data Sheet에서 Offset Voltage의 min, typ, max 값의 의미와 Offset Voltage 조정 방법에 대해 설명합니다. 2. Op Amp의 Slew Rate 측정 Op Amp의 Slew ...2025.01.27
-
디지털논리실험및설계 2024-1 도어락 프로젝트2025.01.281. 디지털 Door-Lock 요구사항 디지털 Door-Lock 프로젝트의 주요 요구사항은 다음과 같습니다. 'Reset' 버튼을 누르면 번호 7-segment에 '0'이 켜지면서 시작되며, A와 B 7-segment는 꺼진 상태를 유지합니다. 'Reset' 후 '번호입력' 버튼을 누를 때마다 번호 7-segment에 '0-1-2-3-...-9-0(반복)'의 숫자가 나타나며, 원하는 숫자가 나타났을 때 '확인' 버튼을 누르면 됩니다. '확인' 버튼을 누르면 번호가 A 7-segment로 이동하고 번호 7-segment는 '0'으로 ...2025.01.28
-
중앙대학교 아날로그및디지털회로설계실습 10차 예비보고서2025.01.041. 7-segment 및 Decoder 회로 설계 이 예비보고서는 7-segment와 Decoder 회로 설계에 대해 다루고 있습니다. 7-segment는 10진수 방식의 출력을 표시하기 위해 사용되며, Decoder는 2진수 출력을 7-segment에 적합한 형태로 변환해줍니다. 이 실습에서는 74LS47 Decoder 소자를 사용하여 7-segment 구동 회로를 설계하였습니다. Decoder의 핀 기능과 Common anode/cathode 타입 7-segment의 차이점, 그리고 회로 설계 시 고려사항 등이 자세히 설명되어...2025.01.04
-
위상 제어 루프(PLL) 설계 및 특성 분석2025.01.041. 위상 제어 루프(PLL) 위상 제어 루프는 입력 신호와 출력 신호의 위상 차이를 검출하여 이를 보정하는 피드백 회로입니다. 이 실험에서는 위상 검출기, 루프 필터, 가변 발진기로 구성된 PLL 회로를 설계하고 동작 특성을 분석하였습니다. 입력 주파수 변화에 따른 출력 주파수 범위를 측정하였고, VCO 커패시터 값 변화에 따른 동작 주파수 대역 변화를 확인하였습니다. 이를 통해 PLL 회로의 원리와 설계 방법을 이해할 수 있었습니다. 1. 위상 제어 루프(PLL) 위상 제어 루프(PLL)는 전자 회로 분야에서 매우 중요한 기술입...2025.01.04
-
중앙대학교 전자회로설계실습 결과보고서 3 - Voltage Regulator 설계2025.01.241. 전자회로 설계 이 보고서는 중앙대학교에서 진행된 전자회로 설계 실습 결과를 다루고 있습니다. 주요 내용은 브리지 방식 정류회로 설계, 정류 현상 관찰, 다이오드와 커패시터 특성 이해, Voltage Regulator를 통한 AC-DC 변환 및 정전압 유지 등입니다. 실험 과정에서 발생한 오차 요인 분석과 개선 방안도 제시되어 있습니다. 2. 브리지 정류회로 보고서에서는 4개의 다이오드를 사용하는 브리지 방식 정류회로를 설계하고 제작하였습니다. 정류회로 양단의 전압차를 측정하여 실제 사용된 변압기의 비율이 1:1.27임을 확인하...2025.01.24
-
아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서2025.01.241. 연산 증폭기(Op-Amp) 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례한 값에 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-Amp를 가정하면, Vp가 0V이고 Virtual short인 Vn의 전압...2025.01.24
-
OP-AMP 연산 증폭 회로 실험 결과보고서2025.01.041. OP-AMP 연산 증폭 회로 이번 실험의 목표는 OP-AMP를 사용하여 전압 증폭을 알아보는 것이었습니다. 이론적으로 OP-AMP는 두 개의 입력단자와 한 개의 출력단자를 가지며, 두 입력단자 전압 간의 차이를 증폭하는 증폭기입니다. 이상적인 OP-AMP의 조건은 무한대의 전압이득, 무한대의 입력저항, 영 옴의 출력저항, 무한대의 대역폭, 영인 오프셋 전압과 전류, 온도에 따른 소자 파라미터 변동이 없어야 합니다. 하지만 실험 결과, 예상한 사인파 형태의 출력 전압이 아닌 11.3V의 직류 전압이 측정되었습니다. 이는 전원 공...2025.01.04
-
아날로그 및 디지털 회로 설계실습 결과보고서92025.01.171. 전가산기 회로 설계 이번 실험에서는 2-level 로직 회로와 XOR 게이트를 이용한 전가산기 회로를 설계하고 구현하였다. 입출력 단자의 전압을 측정하여 이론값과 일치하는지 확인하였고, LED를 활용하여 시각적으로 결과를 확인할 수 있었다. 또한 2-bit 전가산기 회로를 설계하여 병렬로 연결하여 전체 회로가 정상 작동하는지 확인하였다. 회로 구현 시 LED 소자 오류와 전압 강하 등의 문제가 있었지만, 전반적으로 설계 실습이 원활하게 진행되었다고 평가할 수 있다. 1. 전가산기 회로 설계 전가산기 회로 설계는 디지털 회로 설...2025.01.17
-
아날로그 및 디지털 회로 설계실습 예비보고서 3주차2025.01.171. Wien bridge RC 발진기 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인하는 것이 실습의 목적입니다. 실습에 사용된 부품은 Op amp, 다이오드, 가변저항, 커패시터 등이며, 신호 발생기 설계를 위해 Wien bridge 회로의 관계식을 도출하고 1.63 kHz에서 발진하도록 회로를 설계하였습니다. 시뮬레이션 결과 왜곡된 사인파가 출력되었으며, 다이오드를 사용하여 출력을 안정화하는 회로를 설계하였으나 만족스러운 결과를 얻지 못했습니다. 다이오드는 Op amp의 gai...2025.01.17
-
중앙대 전기회로설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 결과보고서2025.01.171. 건전지의 출력저항 측정 이 실습에서는 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고 DC Power Supply의 사용법을 익혔다. 실습 결과, 건전지의 내부저항은 약 1.58Ω으로 매우 작은 값이었다. 이는 실습 전에 예상했던 것과 비슷한 결과였으며, DMM으로 측정한 실제값을 대입하여 보다 정확한 결과를 얻었다고 생각된다. 2. DMM의 입력저항 측정 이 실습에서는 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고 DC Power Supply의 사용법을 익혔다. ...2025.01.17
1 / 13
