총 244개
-
홍익대_디지털논리회로실험_8주차 예비보고서_A+2025.01.151. Gated D Latch Gated D Latch는 Gated S-R Latch와 매우 유사하다. S와 R에 1이 동시에 입력되는 것을 막기 위해 R에 인버터를 이용해 를 입력하는 Gated S-R Latch가 Gated D Latch라고 할 수 있다. EN이 0일 때는 NAND 게이트가 무조건 1을 출력하므로 Q의 출력 값이 변하지 않는 NC상태이다. EN이 1이고 D에 1이 입력되면 D를 입력으로 받는 NAND 게이트의 결과가 0, 를 입력으로 받는 NAND 게이트의 결과가 1이므로 Q = 1, =0이 출력된다. EN이 1...2025.01.15
-
중앙대 전기회로설계실습 10. RLC회로의 과도응답 및 정상상태응답2025.01.171. RLC 회로 RLC 회로는 저항(R), 인덕터(L), 커패시터(C)로 구성된 전기 회로입니다. 이 실습에서는 RLC 회로의 과도 응답과 정상 상태 응답을 이해하고 실험으로 확인하는 것이 목적입니다. 과도 응답은 회로에 입력이 가해졌을 때 일시적으로 나타나는 응답을 말하며, 정상 상태 응답은 입력이 지속되었을 때 안정화된 응답을 말합니다. 이를 통해 RLC 회로의 동작 특성을 이해할 수 있습니다. 1. RLC 회로 RLC 회로는 저항(R), 인덕터(L), 캐패시터(C)로 구성된 전기 회로입니다. 이 회로는 전기 신호의 주파수 특...2025.01.17
-
서강대학교 디지털논리회로실험 9주차 - Memory Devices and dot/key-matrix interfaces2025.01.201. ROM ROM은 기본적으로 n개의 address 입력 신호를 받고 b개의 출력 신호를 내보내는데, 자체 적으로 가지고 있는 2^n x b 개의 데이터 중 address의 입력에 대응하는 것을 출력한다. 이렇 게 자체적으로 가지고 있는 데이터는 단순한 방법으로는 수정할 수 없고, 생산과정 중 진행 되는 입력, 혹은 값의 수정을 위해 만들어진 장치를 이용해야 데이터를 입력할 수 있다. ROM은 이렇게 단순한 방법으로는 데이터 수정이 불가능하지만, 한번 입력된 데이터는 전 원이 차단되어도 사라지지 않고 남아있는 non-volatil...2025.01.20
-
아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서2025.01.241. 연산 증폭기(Op-amp) 연산 증폭기는 두 개의 입력 단자에서 전류가 나오면서 이를 증폭하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아 회로적으로 구현할 수 있게 합니다. 따라서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어 연산 증폭기라고 정의됩니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례하지만 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-amp를 가정하면, 비반전 입력...2025.01.24
-
중앙대학교 전자회로설계실습 예비2. Op Amp의 특성측정 방법 및 Integrator 설계2025.01.271. Op Amp의 Offset Voltage 측정 Op Amp의 Offset Voltage 측정 방법에 대해 설명합니다. 이상적인 Op Amp를 사용하여 Inverting Amplifier 회로를 설계하고, 유한한 크기의 Open Loop Gain을 고려하여 Offset Voltage를 측정하는 방법을 기술합니다. 또한 Data Sheet에서 Offset Voltage의 min, typ, max 값의 의미와 Offset Voltage 조정 방법에 대해 설명합니다. 2. Op Amp의 Slew Rate 측정 Op Amp의 Slew ...2025.01.27
-
전자회로설계실습 예비보고서 112025.01.041. Push-Pull 증폭기 이 실험의 목적은 RL = 100 Ω, Rbias = 1 kΩ, VCC = 12 V인 경우 Push-Pull 증폭기의 동작을 이해하고 Dead zone과 Crossover distortion 현상을 파악하며 이를 제거하는 방법에 대해 실험하는 것입니다. 실험을 통해 Push-Pull 증폭기의 입출력 transfer characteristic curve를 확인하고, Dead zone이 발생하는 이유를 설명합니다. 1. Push-Pull 증폭기 Push-Pull 증폭기는 전자 회로 설계에서 매우 중요한 역...2025.01.04
-
전기회로설계실습 예비보고서42025.05.151. Thevenin 등가회로 설계 이 보고서는 Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하는 것을 목적으로 합니다. 준비물로는 기본 장비와 부품들이 필요하며, 브리지 회로에서 RL에 걸리는 전압과 전류를 이론적으로 계산하고, Thevenin 등가회로의 Vth와 Rth를 구합니다. 또한 실험적으로 Vth와 Rth를 측정하는 방법을 설명하고, 부하가 포함된 Thevenin 등가회로를 구성하여 RL의 전압과 전류를 측정합니다. 1. Thevenin 등가회로 설계 Thevenin 등가회로 설계는 전기 ...2025.05.15
-
전기회로설계실습 예비보고서82025.05.151. RL 회로의 과도응답(Transient Response) 이 실습의 목적은 주어진 시정수를 갖는 RL 회로를 설계하고 이를 측정하는 방법을 설계하는 것입니다. 실험에 필요한 기본 장비와 부품이 제시되어 있으며, 3.0에서 time constant가 10 μs인 RL 직렬회로를 설계하는 방법이 설명되어 있습니다. 3.1에서는 회로의 저항 값을 계산하고, 사각파 주파수를 결정하며, 저항과 인덕터의 예상 전압 파형을 그래프로 제시하고 있습니다. 3.2에서는 오실로스코프 설정에 대해 설명하고 있으며, 3.3과 3.4에서는 저항 전압 ...2025.05.15
-
트랜지스터 실습22025.01.041. 트랜지스터의 동작 영역 이번 실습에서는 양극성 접합 트랜지스터의 세 가지 동작 영역(컷오프 영역, 활성 영역, 포화 영역)에 대해 실습하였습니다. 컷오프 영역에서는 베이스-에미터 전압이 낮아 콜렉터 전류가 흐르지 않으며, 활성 영역에서는 베이스 전류에 비례하여 콜렉터 전류가 흐르는 것을 확인하였습니다. 포화 영역에서는 베이스-에미터 전압이 높아져 콜렉터 전류가 더 이상 증가하지 않는 것을 관찰하였습니다. 2. 트랜지스터의 정전류원 회로 활성 영역에서 트랜지스터의 콜렉터 전류는 베이스 전류에만 비례하므로, 베이스-에미터 전압을 ...2025.01.04
-
[A+]전자회로설계실습 실습 2 결과보고서2025.01.041. 센서의 구현 실험 결과 offset voltage가 증폭되어 4.23V가 출력되었습니다. Amplifier의 두 단자를 모두 접지하였지만, 입력단자의 미세한 신호가 매우 큰 open loop gain에 의해 증폭되었습니다. Open loop gain은 증폭비를 알 수 없기 때문에 offset voltage를 구할 수 없습니다. 2. Integrator의 동작 실험에서는 가변저항을 530Ω에 가까운 500Ω정도로 맞추어 입력저항으로 연결하였습니다. 이에 따라 Function generator는 2Vpp로 설정되어 있기 때문에 F...2025.01.04
8 / 25
