총 244개
-
논리회로설계실험 3주차 Adder 설계2025.05.151. 1-bit Full Adder 이번 실습에서는 1-bit full adder를 dataflow modeling과 gate-level modeling 두 가지 방법으로 직접 구현해 보았습니다. truth table과 Karnaugh map을 이용해 구한 Boolean expression을 바탕으로 구현하였으며, 이를 통해 adder의 작동 방식을 더 깊이 이해할 수 있었습니다. 2. 4-bit Full Adder 1-bit full adder를 이용하여 4-bit full adder를 구현하였습니다. 4개의 1-bit full ...2025.05.15
-
아주대 전자회로실험 설계1 결과보고서2025.05.091. 비안정 멀티 바이브레이터 비안정 멀티 바이브레이터는 두 개의 출력이 모두 동작 상태가 불안정하여 논리 1(SET)과 논리0(RESET) 상태를 일정 주기로 번갈아 하는 회로로서 주로 클록 신호로 사용된다. 작동 원리는 R1이 R4보다 작으므로, 초기 상태는 Q1 ON, Q2 OFF, C1 충전, C2 방전인 상태이다. Q1 on, Q2 off일 때 Q1이 ON이면 베이스 전류가 흘러 C2가 충전된다. 동시에 Q1의 컬렉터 전위가 대략 0.2V로 떨어진다. C1에는 대략 4.3V만큼 충전돼있고, 커패시터는 양쪽 극판 사이의 전위...2025.05.09
-
중앙대 전기회로설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 결과보고서2025.01.171. 건전지의 출력저항 측정 이 실습에서는 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고 DC Power Supply의 사용법을 익혔다. 실습 결과, 건전지의 내부저항은 약 1.58Ω으로 매우 작은 값이었다. 이는 실습 전에 예상했던 것과 비슷한 결과였으며, DMM으로 측정한 실제값을 대입하여 보다 정확한 결과를 얻었다고 생각된다. 2. DMM의 입력저항 측정 이 실습에서는 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고 DC Power Supply의 사용법을 익혔다. ...2025.01.17
-
홍익대 디지털논리실험및설계 2주차 예비보고서 A+2025.05.161. NAND 게이트 NAND 게이트는 AND 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (1, 1)을 입력받았을 때에만 1에서 뒤집힌 0이 출력되고 나머지 경우는 모두 1이 출력된다. 2. NOR 게이트 NOR 게이트는 OR 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (0, 0)을 입력받았을 때에만 0에서 뒤집힌 1이 출력되고 나머지 경우는 모두 0이 출력된다. 3. XOR 게이트 XOR 게이트는 AB'+A'B 즉, A,B 둘 중 하나의 입력값만 1일때만 1을 출력한다. 4. ...2025.05.16
-
홍익대 디지털논리실험및설계 9주차 예비보고서 A+2025.05.161. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 회로도에서 MR'는 D Flip-flop의 clear와 연결되어 회로를 reset 시킨다. Active-LOW이므로 MR'이 0이 되면 모든 Q값이 0을 출력하고, 1이 되면 정상적인 Shift Register으로 작동한다. 입력은 A와 B로 나누어져 있는데, 이는 A와 B 중 하나의 입력을 Enable처럼 이용하기 위해서이다. A에 GND를 연결하...2025.05.16
-
홍익대_디지털논리회로실험_1주차 예비보고서_A+(분반 보고서점수 1등)2025.01.151. AND 게이트 AND 게이트의 경우 두 개의 input이 모두 1이여야 output도 1이 되기 때문에 4번째 경우를 제외하곤 X가 모두 0이다. 네번째의 경우에만 X가 1이다. 2. OR 게이트 OR 게이트의 경우 2개의 input 중 한 개만 1이여도 output이 1이기 때문에 첫번째의 경우를 제외하곤 X가 모두 1이다. Input이 모두 0인 첫번째 경우만 output이 0이다. 3. NOT 게이트 NOT 게이트의 경우 output은 input의 반대값이다. 예로 들어 input이 0이라면 output은 1, input...2025.01.15
-
[A+] 전자회로설계실습 10차 예비보고서2025.05.101. OP-Amp를 이용한 Oscillator (신호발생기) 설계 이 보고서는 OP-Amp를 이용한 Oscillator (신호발생기)를 설계하고 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형에 대해 학습하는 것을 목적으로 합니다. 설계 과정에서 OrCAD PSPICE를 사용하여 회로를 설계하고 시뮬레이션을 수행하였으며, 피드백 factor (β)와 피드백 저항 (R)의 변화에 따른 영향을 분석하였습니다. 1. OP-Amp를 이용한 Oscillator (신호발생기)...2025.05.10
-
중앙대 전기회로설계실습 예비보고서3 (보고서 1등)2025.05.101. 분압기 설계 설계실습 3. 분압기(Voltage Divider) 설계의 목표는 출력전압이 12V로 고정되어 있는 한 대의 DC Power Supply를 이용하여 정격전압이 3V ±10%, 정격전류가 3mA ±10%인 IC chip에 전력을 공급할 수 있는 분압기를 설계하는 것이다. 단, IC chip이 동작하지 않을 때, 즉 전력을 소비하지 않을 때 IC chip에 9V이상 걸리지 말아야 한다. 분압기 설계 시 부하 효과를 고려하지 않은 잘못된 설계와 부하 효과를 고려한 현실적 설계를 다루고 있다. 2. 분압기 회로 설계 분압...2025.05.10
-
CE 증폭기 설계 예비결과보고서2025.01.021. CE 증폭기 설계 이 실험의 목적은 CE 증폭기를 설계, 구성하고 시험하며, DC bias와 AC 증폭값을 계산하고 측정하는 것입니다. 실험 이론에서는 트랜지스터 선정, 사용 전압 및 전류 범위 설정, 증폭률 설정 등 CE 증폭기 설계를 위한 주요 고려사항들을 다루고 있습니다. 트랜지스터의 정격 전압, 전류, 증폭률 등을 고려하여 적절한 트랜지스터를 선정하고, 사용 전압 및 전류가 트랜지스터의 정격을 초과하지 않도록 설계해야 합니다. 또한 직류 전류 증폭률의 편차를 고려하여 최솟값을 기준으로 증폭률을 설정해야 합니다. 1. C...2025.01.02
-
RC 정현파 발진 회로2025.01.041. 발진기 발진기는 전원이 인가된 상태에서 외부의 입력신호 없이 회로 자체의 동작에 의해 특정 주파수의 신호(정현파, 구형파, 삼각파, 톱니파)를 생성하는 회로입니다. 발진기에는 귀환 발진기(Feedback oscillator)와 이완 발진기(Relaxation oscillator)가 있습니다. 귀환 발진기는 출력 신호의 일부분이 위상변이 없이 입력으로 인가되어 출력을 강화하는 정귀환 회로를 이용하며, 이완 발진기는 RC 회로를 사용하여 구형파 등과 같은 정현파 이외의 파형을 발생시킵니다. 2. 윈 브리지 발진기 윈 브리지 발진기...2025.01.04
12 / 25
