총 244개
-
전기회로설계실습 8장 예비보고서2025.01.201. RL 회로의 과도응답(Transient Response) 이 보고서는 RL 회로의 과도응답을 측정하는 실험 계획을 다루고 있습니다. 주요 내용은 다음과 같습니다: 1) 시정수 10 μs인 RL 직렬 회로를 설계하고, 2) 함수 발생기 출력과 인덕터 전압을 동시에 관측하도록 회로와 오실로스코프를 연결하는 방법, 3) 함수 발생기 출력과 저항 전압을 동시에 관측하는 방법, 4) 함수 발생기 출력이 DC 오프셋이 있을 때의 예상 파형, 5) 저항 양단에 오실로스코프를 연결했을 때의 파형 예상, 6) 주기가 시정수와 같은 사각파를 R...2025.01.20
-
전자회로설계실습 9번 결과보고서2025.01.201. 피드백 증폭기 피드백 증폭기란 출력의 일부를 입력 측으로 피드백하여 그 특성을 개선하는 증폭기이다. 일반적으로 Negative 피드백이 널리 쓰이고, Negative 피드백을 걸어줌으로써 증폭도는 다소 작아지지만 주파수 특성을 개선하고 파형의 일그러짐이나 잡음을 감소시키고, 안정한 동작을 시킬 수 있다는 장점이 있다. 따라서 피드백 증폭기는 전자공학에서 중요하게 쓰이고 이에 대한 특성을 아는 것이 중요하다. 2. Series-Shunt 피드백 증폭기 Series-Shunt 피드백 증폭기에서 부하저항에만 변화를 주었을 때와 전원...2025.01.20
-
디지탈공학개론_디지털 IC 계열에 대한 특성, 논리장치인 chip의 전력소모를 계산하고 가장 낮은 전력을 소모하는 것2025.01.171. IC의 소모 전력 계산 IC의 전력 소모를 계산하기 위한 계산식은 전압과 전류의 곱으로 나타낼 수 있다. 주어진 7400 Series의 디지털 IC에 대한 특성을 참조하여 각 칩의 소모 전력을 계산한 결과, 74AC00이 가장 큰 236.25[mW]이며, 74LS00이 가장 낮은 16[mW]인 것으로 나타났다. 2. IC의 소모 전력 비교 계산 결과를 바탕으로 4가지 IC를 전력 소모가 낮은 순서대로 배열하면 74LS00, 7400, 74S00, 74AC00 순이다. 따라서 본 과제에서 요구하는 가장 낮은 전력을 소모하는 IC...2025.01.17
-
홍익대학교 디지털논리실험및설계 1주차 예비보고서 A+2025.05.041. AND 게이트 7408 AND 게이트 7408의 datasheet를 읽고 기본 실험 (1)의 회로를 결선하는 방법을 설명했습니다. Vcc와 GND를 연결하면 쇼트가 발생할 수 있다는 점도 언급했습니다. 2. 기본 실험 (4) 3입력 AND 게이트의 동작 원리를 설명하고 예상 실험 결과를 제시했습니다. 3. 응용 실험 (2) 두 개의 입력 값이 서로 다른 조합일 때 출력이 1이 되는 회로를 구현하고 예상 실험 결과를 제시했습니다. 4. 응용 실험 (3) AND 게이트 7408이 동작하지 않아 모든 입력 조합에 대해 출력이 0이 ...2025.05.04
-
디지털 논리실험 8주차 예비보고서2025.05.061. Gated D Latch Gated D Latch는 D와 EN을 입력 값으로 가지며, Q와 Q'를 출력 값으로 가진다. S-R Latch와 유사하지만 EN이라는 가드를 통해 S와 R의 값이 1,1이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때는 D 값과 상관없이 출력 값이 변하지 않으며, EN의 입력 값이 HIGH일 때는 D 값을 Q의 값으로 전달한다. 2. D Flip-flop D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만, Latch와 달리 Flip-flop은 ...2025.05.06
-
전기회로실험 A+ 5주차 결과보고서(키르히호프 전압법칙)2025.05.071. 키르히호프 전압법칙 직렬 연결된 저항기에 걸리는 전압강하의 합과 인가전압 사이의 관계를 구하고, 실험적으로 확인하였다. 키르히호프의 전압법칙은 복잡한 전기회로의 해석에 이용되며, 폐회로 내의 전압강하의 합은 인가전압과 같다는 것을 확인하였다. 2. 키르히호프 전류법칙 회로 내 임의의 접합점에서 유입전류와 유출전류 사이의 관계를 구하고, 실험적으로 입증하였다. 키르히호프 전류법칙에 따르면 한 접합점에서 유입전류와 유출전류의 대수적 합은 0이 된다는 것을 확인하였다. 3. 직-병렬회로 설계 3개의 병렬가지 전류 비율이 1:2:3이...2025.05.07
-
중앙대 전기회로설계실습 결과보고서10_RLC 회로의 과도응답 및 정상상태 응답 (보고서 1등)2025.05.101. RLC 회로의 과도응답 및 정상상태 응답 RLC직렬회로의 과도응답 및 정상상태 응답을 가시적으로 관찰하고 이론과 비교하기 위해 실습을 진행하였다. 저감쇠, 임계감쇠, 과감쇠 등 다양한 응답 특성을 실험을 통해 확인하고 이론값과 비교하였다. 공진주파수 측정 실험도 수행하였다. 실험 과정에서 발생한 오차의 원인을 인덕터의 내부저항, 저항의 미세한 차이, 커패시터의 온도 민감성 등으로 분석하였다. 1. RLC 회로의 과도응답 및 정상상태 응답 RLC 회로는 저항(R), 인덕터(L), 캐패시터(C)로 구성된 전기 회로로, 과도응답과 ...2025.05.10
-
[중앙대학교 전기회로설계실습] A+ 결과보고서 4. Thevenin 등가회로 설계2025.05.031. Thevenin 등가회로 이번 실습에서는 기존의 복잡한 회로를 Thevenin 등가회로로 대체하고, 얼마나 근접하게 대체할 수 있는지에 대해 알아보았다. 실험결과 Thevenin 등가회로는 기존의 회로에 거의 유사하게 대체할 수 있다는 것을 알 수 있었다. 또한 가변저항을 이용한 경우를 제외하고는 오차율이 적게 계산되어 전체적으로 설계 실습 계획서를 바탕으로 실험이 잘 진행되었다고생각한다. 그러나 Thevenin 등가회로를 구성할 때 등가저항으로 3핀 가변저항을 이용하였는데, 3핀 가변저항은 저항 내 축을 직접 돌려 저항값을 ...2025.05.03
-
중앙대 Common Emitter Amplifier 설계 예비보고서2025.05.051. Gain Gain은 출력이 입력과 닮은꼴 일 때만 의미가 있다. 그러나 입력전압이 10 mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없어진다. 2. 입력신호 크기 감소 입력신호의 크기를 줄이기 위하여 단자와 접지 사이에 50 Ω보다 작은 저항을 연결한 회로에 대하여 전압 이득이 95% 이상이 되도록 저항을 PSPICE로 구한다. 이 저항과 function generator 출력저항 50 Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain...2025.05.05
-
중앙대학교 아날로그및디지털회로설계실습 예비보고서1 초전형 적외선 센서2025.01.281. 초전형 적외선 센서 초전형 적외선 센서, LED, Op-Amp의 원리를 이해하고, 센서가 인체의 움직임을 감지하였을 때 발생하는 전압의 변화를 검출할 수 있는 초전형 센서 회로를 설계하는 것이 실습의 목적입니다. 센서의 움직임 검출 신호를 LED 점등으로 확인할 수 있는 회로를 추가하여 최종 회로를 구현하였습니다. 1. 초전형 적외선 센서 초전형 적외선 센서는 적외선 복사 에너지를 전기 신호로 변환하는 장치로, 다양한 분야에서 널리 사용되고 있습니다. 이 센서는 온도 변화에 따른 물질의 전기적 특성 변화를 이용하여 작동하며, ...2025.01.28
13 / 25
