총 381개
-
소신호 전압 증폭 회로 실험 보고서2025.01.041. 소신호 신호 소신호(미약신호)는 센서신호, 수신된 통신신호, 생체신호, 물리/화학현상 신호와 같이 크기가 거의 잡음 수준인 신호를 말한다. 이러한 소신호를 증폭하기 위해서는 입력 및 출력 임피던스 개념을 고려해야 한다. 2. 공통 이미터(Common Emitter) 증폭기 공통 이미터 증폭기는 입력신호가 베이스 단자에 인가되고 컬렉터에서 출력신호가 나오도록 구성된 회로이다. 이 회로는 이미터 단자가 접지되어 입력과 출력에 공통단자 역할을 하므로 공통 이미터 증폭기라고 부른다. 이 증폭기는 저주파 전압 증폭, RF 트랜시버, 저...2025.01.04
-
전자회로실험 과탑 A+ 결과 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이를 증폭하여 출력으로 전달하는 고이득 전압 증폭기이다. 이 연산 증폭기는 다양한 회로 구성에 따라 반전 증폭기, 비반전 증폭기, 차동 증폭기 등으로 활용될 수 있으며, 각 회로는 저항 및 피드백 요소를 추가하여 원하는 특성에 맞게 출력 전압을 조정할 수 있다. 2. 공통 모드 전압 범위 연산 증폭기의 입력 공통 모드 전압 범위를 측정하여 표 22-1에 기록하였다. 입력의 공통 모드 전압을 변화시키면서, 연산 증폭기의 DC 전류가 일정하게 흐르고 출력의 ...2025.01.29
-
[기초전자실험 with pspice] 15 휘스톤브릿지 결과보고서 <작성자 학점 A+>2025.04.282025.04.28
-
공통 게이트 증폭기 실험 결과 보고서2025.01.021. 공통 게이트 증폭기 공통 게이트 증폭기는 낮은 입력 저항으로 인해 매우 제한적인 응용을 갖게 된다. 때문에 공통 게이트 증폭기는 낮은 입력 임피던스를 높은 출력 임피던스로 증폭, 혹은 낮은 저항을 가지는 신호원에서 발생하는 고주파 신호를 증폭시키는 데 주로 사용된다. 전압 이득이 크지만 전압 증폭기로 널리 사용되지 않는 이유는 낮은 입력 임피던스 때문이다. 1. 공통 게이트 증폭기 공통 게이트 증폭기는 전자 회로 설계에서 중요한 역할을 합니다. 이 증폭기는 입력 신호를 증폭하여 출력 신호를 생성하는 기능을 수행합니다. 공통 게...2025.01.02
-
다단 증폭기 실험 결과 보고서2025.01.021. 다단 증폭기 실험을 통해 2단 증폭기와 3단 증폭기의 동작 특성을 확인하였습니다. 각 단의 전압 이득, 입력/출력 임피던스 등을 측정하고 분석하였습니다. 10kΩ 저항 조건에서는 예상 값과 큰 차이가 없었지만, 10Ω 저항 조건에서는 오차가 상당히 크게 나타났습니다. 이는 매우 낮은 저항 값으로 인해 커패시터로 전류가 빠져나가면서 발생한 것으로 추정됩니다. 다단 증폭기 설계 시 입력 임피던스와 출력 임피던스의 적절한 조건이 중요하며, 각 단의 전압 이득 곱보다 전체 전압 이득이 작은 이유는 소스팔로워 효과와 단 간 신호 전달 ...2025.01.02
-
[A+] 중앙대학교 전자회로 설계실습 결과보고서 7. Common Emitter Amplifier의 주파수 특성2025.04.291. Common Emitter Amplifier 본 실험에서는 Common emitter amplifer의 주파수 특성을 측정하였다. 첫 번째 실험에서는 설계실습 06에서 2차 설계를 완료한 common emitter amplifer를 구현하고, Bias를 측정하였다. Bias가 PSPICE의 결과와 오차율 1% 정도의 정확한 값을 보였지만, 는 13.3%의 큰 오차율을 보였고, 이는 [㎂]라는 매우 작은 단위 때문이라 생각하였다. 는 에 의존하므로 동일하게 큰 오차율을 보였다. max min는 2차 설계를 통해 을 연결하여 95...2025.04.29
-
[전자회로실험] 반전 및 비반전 증폭기 결과 보고서2025.05.101. 반전 증폭기 실험 5.1.1)의 측정 결과로부터 vo와 vi사이에 180도 위상차가 있는지 확인하고, 측정한 vo값과 준비 3.1.1)에서 계산한 vo값을 비교하였다. 또한, 실험 5.1.1)에서 도시한 결과와 준비 3.1.1)에서 도시한 결과를 비교하였다. 실험 5.1.1)의 결과로 반전 증폭기로서 오실로스코프에 180의 위상차가 있는지 확인되었고 계산 값 또한 약간의 오차가 있었지만 동일하였다. 2. 비반전 증폭기 실험 5.2.1)의 측정 결과로부터 vo와 vi사이에 위상차가 없다는 것을 확인하고, 측정한 vo값과 준비 3...2025.05.10
-
홍익대학교 전자회로(2) H-SPICE 시뮬레이션 보고서2025.04.261. CS Amp 설계 CS Amp 설계 시 전압이득 20 정도를 얻기 위해 M2 NMOS TR의 W/L 크기와 Vb 바이어스 전압을 조절하였다. M2가 Current Source로 동작할 수 있도록 VDS에 따른 전류 변화가 작은 조건을 찾았으며, 전압이득을 높이기 위해 M1 PMOS TR의 W 크기를 조절하였다. 최종적으로 M2의 W/L을 0.6um, Vb를 0.62V로 설정하고 M1의 W를 0.4um로 설정하여 전압이득 22.4를 얻었다. 2. Transient 시뮬레이션 Vin에 1.86V DC 바이어스와 10mV Peak-...2025.04.26
-
[기초전자실험 with pspice] 01 저항 결과보고서 <작성자 학점 A+>2025.04.281. 저항 실험 실험에 사용한 장비 및 부품은 파워 서플라이, 멀티미터, 고정 저항 6개(1KΩ, 4.7KΩ, 15KΩ, 33KΩ, 100KΩ, 470KΩ), 가변 저항 1개(3KΩ)였다. 고정 저항의 저항값을 측정한 결과, 이론적인 1%의 오차 범위를 넘는 저항들이 있었다. 이는 저항 제조 과정에서 발생한 손상으로 인한 것으로 추정된다. 가변 저항 측정 실험에서도 오차가 발생했는데, 이는 멀티미터의 오차와 측정 시 손이 프로브에 닿은 것이 원인으로 보인다. 실험을 통해 저항의 컬러코드 읽는 법을 익힐 수 있었다. 1. 저항 실험 ...2025.04.28
-
[기초전자실험 with pspice] 06 키르히호프의법칙 예비보고서 <작성자 학점 A+>2025.04.281. 키르히호프의 전압 법칙 키르히호프의 전압 법칙은 '폐회로(전류가 흐를 수 있도록 연결된 회로)에서 전원장치가 공급한 전압은 각 소자에 걸린 전압의 합과 같다'로 표현된다. 이에 따라 V = V1 + V2 + V3가 성립한다. 또한, '폐회로에서 전압상승과 전압강하의 합은 0이다'라고도 표현 할 수 있는데, 식 V + (-V1) + (-V2) + (-V3) = 0가 이를 나타낸다. 키르히호프의 전압 법칙은 전하 보존과 에너지 보존에 의한 결과이다. 2. 키르히호프의 전류 법칙 키르히호프의 전류법칙은 '회로의 접속점으로 들어오는 ...2025.04.28
6 / 39
