총 58개
-
서울시립대_물리학및실험2_기초회로실험_예비레포트&결과레포트_A+2025.04.271. 저항기의 직렬 및 병렬 연결 실험을 통해 저항기의 직렬 연결과 병렬 연결 회로를 구성하고, 이론적으로 계산한 등가저항, 전압, 전류 값과 실제 측정값을 비교하여 분석하였다. 직렬 연결의 경우 전류가 모두 같고 전압이 저항의 비에 따라 배분되는 것을 확인하였고, 병렬 연결의 경우 전압이 모두 같고 전류가 저항에 따라 나누어지는 것을 확인하였다. 2. 키르히호프의 법칙 복잡한 직류 회로를 구성하여 키르히호프의 제1법칙(분기점 법칙)과 제2법칙(고리 법칙)이 성립하는지 확인하였다. 실험 결과 이론값과 측정값이 1% 내외의 오차로 일...2025.04.27
-
A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 3. 분압기(Voltage Divider)설계 예비보고서2025.05.121. 분압기(Voltage Divider) 설계 이 보고서는 부하효과(Loading Effect)를 고려한 분압기(Voltage Divider)를 설계, 제작하고 설계와 실험값을 비교, 분석하는 내용을 다루고 있습니다. 설계 목표는 출력전압이 12V로 고정된 DC 전원 공급기를 이용하여 정격전압이 3V±10%, 정격전류가 3mA±10%인 IC 칩에 전력을 공급할 수 있는 분압기를 설계하는 것입니다. 보고서에서는 부하효과를 고려하지 않은 잘못된 설계와 부하를 고려한 현실적인 설계를 비교하고 있습니다. 1. 분압기(Voltage Div...2025.05.12
-
[A+]floyd 회로이론 예비레포트_12 테브낭 정리(LTspice 시뮬레이션)2025.05.131. 테브낭 정리 테브낭 정리는 임의의 선형회로를 내부 전압원과 내부 저항으로 구성된 등가회로로 변환할 수 있는 방법을 제공합니다. 이를 통해 회로의 특성을 간단하게 분석할 수 있습니다. 이 실험에서는 테브낭 등가회로를 구하고 부하저항의 효과를 비교하여 테브낭 정리의 유용성을 확인합니다. 2. 등가회로 변환 임의의 선형회로를 테브낭 등가회로로 변환하는 과정은 다음과 같습니다. 첫째, 구하려는 단자에서 부하저항을 제거하고 개방 단자 전압을 측정합니다. 둘째, 전원 등을 내부저항으로 대체하고 개방 단자에서 바라본 저항값을 계산합니다. ...2025.05.13
-
A+받은 다이오드 클램퍼 결과레포트2025.05.101. 다이오드 클램퍼 실험을 통해 다이오드 및 커패시터를 이용한 클램퍼 회로를 구성하고, 출력 파형을 관찰하였다. 양의 클램퍼 회로에서 저항값을 변화시키며 출력 파형을 관찰하였고, 시정수가 작은 경우 커패시터가 일정한 직류 전압값에 수렴하지 않고 정현파의 형태를 나타내는 것을 확인하였다. 저항값이 증가하면서 시정수가 커짐에 따라 출력 파형이 입력 전압을 기준으로 양의 반주기에서 약 1V의 DC 성분이 더해진 형태로 나타나며, 음의 반주기에서 다이오드의 도통 전압에 수렴하는 것을 확인하였다. 음의 클램퍼 회로에서는 저항값이 큰 경우에...2025.05.10
-
전자회로실험 과탑 A+ 예비 보고서 (실험 10 MOSFET 바이어스 회로)2025.01.291. MOSFET 바이어스 회로 MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC 바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 그 동작을 확인하고자 한다. 2. 게이트 바이어스 회로 게이트 바이어스 회로(실험회로 1)는 가장 기본적인 전압분배 MOSFET 바이어스 회로이다. 이 회로는 소스 단자...2025.01.29
-
전자공학응용실험 7주차 5차 실험 공통 소오스 증폭기 결과 레포트2025.01.291. 다단 증폭기의 입력단과 출력단 조건 다단 증폭기의 입력단에서는 입력 임피던스가 커야 입력 전압이 많이 걸려 신호가 다음 단으로 잘 넘어간다. 출력단에서는 출력 임피던스가 부하 저항보다 매우 작아야 부하에 전압이 많이 걸리면서 출력 전압이 커지게 된다. 2. 다단 증폭기의 전압 이득 감소 이유 각 단의 출력 전압은 다음 증폭기에 연결될 때 다음 단의 저항에 의해 전압 분배가 일어나게 되어 최종 단의 전압 이득이 각 단마다 전압 분배가 된만큼 감소하여 나타나게 된다. 3. 실험 회로 변경 이유 처음 50kΩ 저항으로 진행하였을 때...2025.01.29
-
건국대학교 전기전자기초실험2 연산증폭기2 예비레포트 결과레포트2025.01.291. 전압 팔로워 회로 전기전자기초실험2 레포트 – 연산증폭기 2학번이름모의실험 1. 전압 팔로워 회로그림 1-1, 1-2의 회로를 LTspice로 구현하시오. (연산증폭기 Universal Opamp)그림 1-1 전압 분배 회로그림 1-2 전압 팔로워가 포함된 분배 회로모의실험을 위해 구성한 LTspice 회로 사진을 첨부한다. 그림 1-1 회로에서 입력 전압을 5V, 1kHz 정현파를 인가하고 입력 전압 Vin과 Vout의 전압의 파형을 도시하시오.그림 1-2 회로에서 입력 전압을 5V, 1kHz 정현파를 인가하고 입력 전압 V...2025.01.29
-
건국대학교 전기전자기초실험2 연산증폭기3 예비레포트 결과레포트2025.01.291. 영전위 검출 회로 그림 1-1의 영전위 검출 회로에서 (-) 반주기 전압이 출력되려면 회로를 수정하여 +5V에 연결된 50k옴 저항을 -5V에 연결하거나, +와 -단자를 반대로 연결하면 된다. 2. 윈도우 비교기 회로 그림 2의 윈도우 비교기 회로에서 입력 전압이 -0.1~0.1V일 때 출력 전압이 High가 되도록 하려면 위쪽 비교기와 아래쪽 비교기에 모두 전압분배로 0.1V가 걸리도록 저항을 바꿔주면 된다. 또는 저항을 49k, 1k옴으로 설정하여 비교기에 걸리는 전압을 조절할 수 있다. 3. 슈미트 트리거 회로 그림 3의...2025.01.29
-
건국대학교 전기전자기초실험2 서미스터 결과레포트2025.01.291. 서미스터 LED 회로 실험 1에서는 서미스터와 LED로 구성된 회로를 구성하고, 출력 전압 Vout을 측정하였습니다. 측정된 전압 값을 바탕으로 서미스터의 온도를 추정하였습니다. 오차가 큰 이유는 전압 분배 회로의 분모 값이 소수점으로 차이가 나기 때문입니다. 2. 서미스터 온도 검출 회로 실험 2에서는 연산증폭기 LM358, 서미스터, LED 2개로 구성된 온도 검출 회로를 구성하였습니다. 서미스터의 온도에 따라 RED LED와 BLUE LED가 켜지는 것을 확인하였고, 오실로스코프로 Vout의 파형을 관찰하였습니다. 측정된...2025.01.29
-
4장 테브냉 및 노튼의 정리 최종 (1)2025.05.031. 테브냉의 정리 테브냉의 등가 전압 V_TH는 단자 A, B를 개방했을 때의 A, B 양단의 전압이다. 전압 분배에 의해 V_TH = 28 * (R2 / (R1 + R2)) = 14V이다. 테브냉의 등가저항 R_TH는 R1과 R2의 병렬에 R3가 직렬이 되는 합성 저항값으로, R_TH = 2KΩ이다. 이를 이용하여 부하저항 R_L의 전압과 전류를 구할 수 있다. 2. 노튼의 정리 노튼의 등가저항 R_N은 테브냉의 등가저항과 같다. 노튼의 등가 전류원 I_N은 A, B를 단락했을 때 단자 A, B에 흐르는 전류이다. 테브냉의 정리...2025.05.03
5 / 6
