총 84,392개
-
[전자공학응용실험]14주차_10차실험_실험28 아날로그-디지털 변환기_결과레포트_A+2025.01.291. 아날로그-디지털 변환기 아날로그 신호를 디지털로 변환할 때 이상적인 아날로그-디지털 변환기와 달리 양자화 오차가 발생하여 DNL(Differential Non-Linearity)과 INL(Integral Non-Linearity)이 발생하게 된다. DNL은 1-(V(x)-V(x-1))/LSB로 표현될 수 있는데 LSB를 줄이기 위해서는 비트 수를 줄여야 하기 때문에 결과가 달라지므로 LSB는 줄일 수 없으며 V(x)는 출력 코드가 x에 해당되는 아날로그 전압의 양 끝 전압으로 이 차이를 줄여서 DNL을 줄일 수 있다. INL은...2025.01.29
-
[전자공학응용실험]13주차_9차실험_실험21 차동증폭기 심화 실험_결과레포트_A+2025.01.291. 차동 증폭기 이번 실험은 차동 증폭기의 심화 실험으로, 차동 모드 전압 이득과 공통 모드 전압 이득을 구하고 이를 바탕으로 CMRR(공통 모드 제거비)를 계산해보는 실험이었다. 실험 결과, 이론적으로는 CMRR이 무한대가 되어야 하지만 실제로는 소자 간 파라미터 차이로 인해 CMRR 값이 유한한 값을 가지게 되었다. 또한 주파수에 따라 Ad와 Acm 값이 달라져 CMRR도 변화하는 것을 확인할 수 있었다. 실험 과정에서는 브레드보드 구멍 크기로 인한 문제가 발생하기도 했다. 1. 차동 증폭기 차동 증폭기는 전자 회로에서 매우 ...2025.01.29
-
[전자공학응용실험]12주차_8차실험_실험 20 차동 증폭기 기초 실험_결과레포트_A+2025.01.291. 차동 증폭기 기초 실험 이번 실험은 차동 증폭기 기초 실험으로써 전에 배운 전류 거울을 사용하여 전류를 MOSFET의 W/L의 비율로 흐르게 하고, 2개의 common source를 대칭으로 사용하여 공통 모드 입력을 인가해준다. 이로써 바이어스를 I/2로 잡아줄 수 있게 된다. 실험을 진행하면서 오실로스코프 프로브가 불안정하여 선을 잡고 진행하여야 출력이 잘 나오는 현상이 발생하여 어려움을 겪었다. 또한 클리핑이 일어나는 지점을 찾을 때, 출력에 클리핑이 잘 일어나는 지점을 찾기 위해 입력 전압을 400mVpp까지 올리게 되...2025.01.29
-
[전자공학응용실험]11주차_7차실험_실험 18 증폭기의 주파수 응답 특성_결과레포트_A+2025.01.291. 증폭기의 주파수 응답 특성 이번 실험에서는 증폭기의 주파수 응답 특성을 확인하기 위한 실험이었습니다. 실험 결과 1kHz에서 최대 전압 이득을 찾았고, 주파수를 1kHz에서 1MHz로 증가시키면서 전압 이득을 확인하여 3dB 주파수를 측정하였습니다. 계산값과 측정값의 차이는 소자 특성의 차이와 저항 오차 때문인 것으로 분석되었습니다. 또한 3dB 주파수를 증가시키기 위해서는 이득을 줄이는 것이 필요하다는 것을 알 수 있었습니다. 1. 증폭기의 주파수 응답 특성 증폭기의 주파수 응답 특성은 증폭기가 입력 신호의 주파수에 따라 어...2025.01.29
-
기기분석실험 7주차 BET 결과레포트2025.01.291. BET 분석 BET 장비의 원리와 분석 과정을 이해하고, 기체 흡착등온선 Isotherm을 통해 물질의 비표면적과 기공 크기분포를 해석하는 내용입니다. 비표면적, 다공성 물질, 기체 흡착과 탈착 등의 개념이 설명되어 있습니다. 2. 다공성 물질 특성 Γ-Al2O3와 LTA Zeolite라는 두 가지 다공성 물질의 특성이 설명되어 있습니다. Γ-Al2O3는 2~10 nm의 mesopore를 가지고 있으며, LTA Zeolite는 약 0.4 nm 크기의 micropore를 가지고 있습니다. 이러한 기공 특성으로 인해 각 물질의 용...2025.01.29
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_결과레포트_A+2025.01.291. 전압 이득 계산 PSpice 계산값에서는 VDD 에 5V 를 인가하였으며, pMOS 소자를 다른 것을 사용하였으므로 DC bias 값이 다르게 나와 전압 이득이 다르게 나오게 되었다. 2. 출력 전압 왜곡 출력 전압의 크기가 크게 되면 Bias point 내에서 swing 하는 것이 아닌 bias point 를 벗어나 swing 하게 되어 출력 파형이 잘리게 되는 clamping 현상이 발생하여 왜곡이 일어나게 된다. 1. 전압 이득 계산 전압 이득 계산은 전자 회로 설계에서 매우 중요한 부분입니다. 전압 이득은 입력 전압과 ...2025.01.29
-
노인간호학 Subarachnoid hemorrhage CASESTUDY 비효과적 기도청결, 피부 손상 위험성2025.01.291. Subarachnoid hemorrhage Subarachnoid hemorrhage는 뇌 지주막하 공간에 출혈이 발생하는 질환으로, 주로 뇌동맥류의 파열로 인해 발생한다. 증상으로는 심한 두통, 혼돈, 구토, 경련 등이 나타나며, CT, 뇌혈관조영술 등의 검사로 진단할 수 있다. 치료로는 동맥류 클리핑이나 코일링 수술이 시행되며, 간호중재로는 혈압 및 신경학적 상태 모니터링, 기도 관리, 피부 관리 등이 필요하다. 2. 기도청결 의식저하로 인한 비효과적 기도청결은 주요 간호문제 중 하나이다. 간호중재로는 체위변경, 흡인, 기...2025.01.29
-
전자공학응용실험 7주차 5차 실험 공통 소오스 증폭기 결과 레포트2025.01.291. 다단 증폭기의 입력단과 출력단 조건 다단 증폭기의 입력단에서는 입력 임피던스가 커야 입력 전압이 많이 걸려 신호가 다음 단으로 잘 넘어간다. 출력단에서는 출력 임피던스가 부하 저항보다 매우 작아야 부하에 전압이 많이 걸리면서 출력 전압이 커지게 된다. 2. 다단 증폭기의 전압 이득 감소 이유 각 단의 출력 전압은 다음 증폭기에 연결될 때 다음 단의 저항에 의해 전압 분배가 일어나게 되어 최종 단의 전압 이득이 각 단마다 전압 분배가 된만큼 감소하여 나타나게 된다. 3. 실험 회로 변경 이유 처음 50kΩ 저항으로 진행하였을 때...2025.01.29
-
[전자공학응용실험]5주차_4차실험_실험14 캐스코드 증폭기_결과레포트_A+2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 일반 소스 증폭기에 비해 더 큰 전압 이득과 더 높은 전력 저항을 가지는 장점이 있습니다. 하지만 두 개의 MOSFET을 사용해야 하므로 둘 다 바이어스를 해야 하는 단점이 있습니다. 따라서 전압 공급의 제한이 낮아집니다. 캐스코드 증폭기의 출력 저항은 M1 트랜지스터 자체의 출력 저항 ro1에 gm2ro2가 추가되어 증가합니다. PSpice에서는 VDD를 12V로 적용했지만 실험에서는 7V로 적용했고, RL 값도 PSpice에서는 10kΩ, 실험에서는 69.91kΩ으로 달랐기 때문에 전압 이...2025.01.29
-
[전자공학응용실험]3주차_2차실험_공통 소오스 증폭기_결과레포트_A+2025.01.291. 공통 소오스 증폭기 이번 실험을 통하여 공통 소오스 증폭기의 VTC와 소신호 등가회로 및 파라미터들을 알아보았으며 전압이득이 위상이 반대로 나와 (-) 부호가 붙게 된다는 것을 실험으로 알게 되었다. 실험회로 1에서 입력 전압(VGG)에 따른 출력 전압(VO)의 변화를 측정하여 공통 소오스 증폭기의 동작 영역을 확인하였고, 소신호 파라미터인 전압이득(AV), 트랜스컨덕턴스(gm), 출력 저항(ro) 등을 계산하였다. 실험회로 2에서는 입력-출력 전압 파형을 관찰하여 전압이득을 측정하였다. 실험 과정에서 전압 강하 문제로 인해 ...2025.01.29
106 / 8440
