총 9개
-
전자회로실험 공통소오스 증폭기2024.09.121. 공통 소오스 증폭기 실험 1.1. 실험 목적 및 개요 이 실험의 목적은 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 이해하고, 실험을 통해 특성을 측정하는 것이다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력 출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 즉, 공통 소오스 증...2024.09.12
-
캐스코드2024.09.131. 실험 개요 1.1. 실험 목적 '1.1. 실험 목적'은 달링턴 및 캐스코드 증폭기 회로의 직류와 교류 전압을 계산하고 측정하는 것이다. 이 실험을 통해 달링턴 BJT의 전류이득과 캐스코드 증폭기의 동작 원리를 이해하고, 실험을 통해 특성을 확인할 수 있다.달링턴 BJT는 하나의 BJT의 입력저항보다 더 큰 입력저항을 가지고 전류이득이 크기 때문에 많이 사용된다. 달링턴 회로의 전체 전류이득은 두 BJT의 개별 전류이득의 곱으로 나타낼 수 있다. 캐스코드 증폭기는 공통 소스 증폭기보다 높은 전압 이득을 얻을 수 있어서 널리 ...2024.09.13
-
전자공학실험 mosfet2024.10.151. 실험 목적 1.1. MOSFET의 기본 동작 특성 확인 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)은 전계효과를 이용하여 전류가 흐르는 반도체 소자이다. MOSFET은 전하를 공급하는 소스 단자(Source), 전하를 받아들이는 드레인 단자(Drain), 전류의 양을 조절하는 게이트 단자(Gate), 기판의 역할을 하는 바디 단자(Body)로 구성되어 있다. 게이트 전압을 변화시키면 드레인과 소스 사이의 전류가 변화하면서 증폭기로 동작할 수 있다. 이 실험에서는 ...2024.10.15
-
전자공학실험 5장2024.10.151. BJT 바이어스 회로 1.1. 실험 개요 BJT 바이어스 회로 실험의 실험 개요는 다음과 같다. BJT를 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC 바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 BJT를 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해 알아보고, 실험을 통하여 동작을 확인하고자 한다. 즉, BJT 증폭기의 DC 동작점을 결정하는 바이어스 회로에 대해 학습하고, 실험을...2024.10.15
-
전자회로2 jfet2024.10.201. JFET 바이어스 회로 1.1. 고정 바이어스 회로 고정 바이어스 회로는 JFET의 게이트-소스 전압 VGS가 독립된 직류 전원 VGG에 의해 결정되는 회로 구조이다. 이 회로에서 VGS는 고정된 크기를 가지게 되므로 "고정 바이어스 회로"라고 불린다. 고정 바이어스 회로의 구조를 살펴보면, VGG의 음극이 JFET의 게이트 단자에 직접 연결되어 있고 양극은 접지되어 있다. 또한 JFET의 소스 단자는 접지되어 있으므로, VGS는 VGG와 같은 크기의 음의 전압이 된다. 즉, VGS = -VGG가 된다. 이러한 고정 바이...2024.10.20
-
전자회로 레포트2024.10.201. 회로 실험 기초 1.1. 저항과 전류, 전압 저항은 전류의 흐름을 억제하는 소자로, 일반적으로 4개의 색상 코드로 값을 나타낸다. 앞의 2개 숫자가 저항값이며, 3번째 색상이 승수를 나타내고, 마지막 색상은 오차를 나타낸다. 저항은 직렬 연결되면 각 저항의 값을 더한 것이 등가 저항이 되고, 병렬 연결되면 각 저항의 역수를 더한 후 역수를 취한 값이 등가 저항이 된다. 전류는 전압이 높은 곳에서 낮은 곳으로 전하가 이동하는 것으로, 멀티미터를 이용하여 측정할 수 있다. 멀티미터의 전류 측정 기능을 사용하기 위해서는 측정하려...2024.10.20
-
Jfet 10vdd2024.10.201. JFET 바이어스 회로 1.1. JFET 고정 바이어스 회로 JFET 고정 바이어스 회로는 게이트 전압 VGG를 직접 JFET의 게이트에 연결하여 게이트-소스 전압 VGS를 고정시키는 방식이다. 이 회로에서는 게이트 전류 IG가 0이기 때문에 게이트 저항 RG에 걸리는 전압 강하가 발생하지 않는다. 따라서 VG는 -VGG가 되어 VGS와 같아진다. 이러한 JFET 고정 바이어스 회로는 BJT의 고정 바이어스 회로와 달리 게이트 전류가 흐르지 않기 때문에 게이트 저항에 걸리는 전압 강하가 0V가 된다. 이에 따라 게이트 전압...2024.10.20
-
jfet 바이어스 회로2024.11.201. JFET 및 MOSFET의 기본 원리 1.1. JFET의 구조와 동작 JFET의 구조와 동작은 다음과 같다. JFET은 전계효과를 이용한 트랜지스터 중 가장 단순한 형태를 갖는다. JFET은 게이트-소스 전압에 의해 드레인-소스 전류의 흐름을 제어하는 소자이다. N-Channel JFET은 N형 반도체(소스, 드레인) 양쪽으로 P형 반도체(게이트)를 확산시켜 구성되며, 드레인-소스 사이의 채널에 흐르는 전류는 전자이다. P-Channel JFET은 P형 반도체(소스, 드레인) 양쪽으로 N형 반도체(게이트)를 확산시킨 형태로,...2024.11.20
-
LNA2024.10.291. LNA(저잡음 증폭기) 설계 1.1. LNA의 정의 및 역할 LNA(저잡음 증폭기)는 RF(Radio Frequency) 수신단에서 매우 미약한 신호를 잡음없이 증폭하는 역할을 한다. 안테나를 통해 수신된 신호는 수 마이크로볼트 수준으로 매우 약한 신호이며, 이 신호에는 원치 않는 잡음이 함께 포함되어 있다. 따라서 이러한 수신 신호를 증폭하는 동시에 잡음을 최소화하는 증폭기가 필요한데, 이것이 바로 LNA이다. LNA는 수신기 전체의 잡음 지수를 낮추는 역할을 한다. 수신기 앞단에 위치하여 안테나로부터 수신된 아주 미약한...2024.10.29