총 43개
-
[예비보고서] 8.래치와 플립플롭2025.04.251. RS 래치 RS 래치는 Set과 Reset 입력을 가지고 있으며, CLK가 0일 때는 이전 출력이 유지되고 CLK가 1일 때는 입력에 따라 동작이 결정됩니다. R=1이면 Q(t+1)=1이 되어 Reset 상태가 되고, S=1이면 Q(t+1)=0이 되어 Set 상태가 됩니다. 또한 R=S=1은 정의되지 않으며, R=S=0은 CLK=0인 경우와 마찬가지로 이전 출력이 유지됩니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 상호 연결된 NOR 게이트로 구성되어 있으며,...2025.04.25
-
[A+, 에리카] 2021-1학기 논리설계및실험 Half Adder, Full Adder 실험결과보고서2025.05.011. 아날로그와 디지털의 차이 아날로그는 연속적인 값이지만 디지털은 불연속적인 값이다. 따라서 디지털은 아날로그에 비해 장점이 많다. 특히 논리적이고, 계산이 가능한 쉬운 모델로 설계가 용이하기에 아날로그보다 디지털을 이용하여 대부분의 설계가 이루어짐을 알 수 있다. 2. 논리회로의 종류 논리회로에는 논리 게이트를 이용하여 구성된 논리회로, 오로지 입력에 의해서만 출력이 결정되며 따로 메모리를 갖고 있지 않은 조합논리회로, 입력과 현재의 상태에 의해 출력이 결정되며 메모리에 회로의 상태를 저장하는 순차논리회로가 있다. 3. 최소항 ...2025.05.01
-
한양대 디지털 IC 개요 및 조합논리회로2025.05.041. 조합논리회로 조합논리회로는 현재 입력에 따라 출력이 항상 똑같이 결정되는 논리회로를 뜻한다. 이와 반대로, 순차논리회로는 현재 입력 뿐만 아니라 이전 입력에도 영향을 받는다. SOP (SUM OF PRODUCT)와 POS (PRODUCT OF SUM)의 차이도 알아야 한다. SOP는 곱의 합이고 POS는 합의 곱이다. 간략화된 곱의 합의 기능을 하기 위해서는 1. Algebraic(대수) 간략화 방식 2. K-MAP 3. Quine-McCluskey 방식이 있다. 1번은 정확하지만 한 눈에 보기 어려운 단점이 있고, 3번은 표...2025.05.04
-
중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서2025.01.041. RS 래치 RS 래치는 두 개의 NOR 게이트 또는 NAND 게이트를 이용하여 만들 수 있습니다. NOR 게이트 RS 래치와 NAND 게이트 RS 래치는 같은 입력에 대해 출력이 반대입니다. NOR 게이트 RS 래치는 S와 R이 모두 0일 때 이전 값이 유지되고, NAND 게이트 RS 래치는 S와 R이 모두 1일 때 이전 값이 유지됩니다. 또한 NOR 게이트 RS 래치는 S와 R이 모두 1인 경우, NAND 게이트 RS 래치는 S와 R이 모두 0인 경우에 부정 입력이 나타납니다. 진동 또는 준안정 상태를 방지하기 위해 부정 입...2025.01.04
-
[논리회로실험] 실험3. 가산기&감산기 결과보고서2025.05.051. 반가산기 반가산기는 두 개의 입력값 비트를 더해 합 S와 Co의 값이 출력되므로 입출력이 각각 2개 있다. 이때 S는 합이고 Co은 자리올림을 나타낸다. 진리표는 예비보고서의 예상 결과 값과 동일하게 나왔다. 2. 전가산기 전가산기 회로의 구성은 반가산기 두 개를 사용하고 이에 OR 게이트를 추가로 사용하였다. 반가산기와의 차이는 올림수를 처리한다는 것인데 이로인해 자리올림수 Ci가 추가됨을 알 수 있다. 진리표는 실험1과 마찬가지로 예비보고서의 결과 값과 동일하게 나왔다. 3. 반감산기 반감산기는 한 자리 2진수를 뺄셈하여 ...2025.05.05
-
디지털 논리실험 3주차 예비보고서2025.05.061. 2-bit 복호기 2비트의 정보를 입력 값으로 받아 4개의 출력 값을 가지므로 기본 실험 (1)의 회로는 2-bit 복호기이다. 디코더는 암호를 사람이 읽을 수 있도록 해독하는 역할을 한다. 2. 2-bit 부호기 4비트의 정보를 입력으로 받아 2개의 출력 값을 가지므로 기본 실험 (2)의 회로는 2-bit 부호기이다. 인코더는 반대로 정보를 암호화하는 역할을 한다. 3. 7 표시를 위한 입력 ABCD 7을 2진수로 나타내면 0111이다. 따라서 7을 표시하기 위해서는 ABCD 순으로 (1,1,1,0)을 입력해야 한다. 4. ...2025.05.06
-
디지털 회로 실험 및 설계 - 기본 논리 게이트(Gate) 및 TTL, CMOS I.F 실험 22025.05.161. 디지털 회로 실험 및 설계 이 보고서는 디지털 회로 실험 및 설계 과정에서 수행한 기본 논리 게이트(Gate) 및 TTL, CMOS I/F 실험에 대한 내용을 다루고 있습니다. 실험에서는 전압 레벨 측정, OR + Inverter 진리표 작성, AND-OR-NOT 게이트를 이용한 XOR 설계, CMOS와 TTL 인터페이스 등을 다루었으며, 이론값과 실험 결과를 비교 분석하였습니다. 오차 분석에서는 전류 측정의 어려움, 점퍼선의 저항, 브래드 보드의 불확실성 등이 원인으로 지적되었습니다. 1. 디지털 회로 실험 및 설계 디지털 ...2025.05.16
-
전기및디지털회로실험 실험 3. 부울대수와 논리조합 예비보고서2025.05.101. 부울대수 부울대수(Boolean algebra)는 1 또는 0의 값에 대해 논리 동작을 다루는 대수입니다. 부울대수 연산자에는 논리합, 논리곱, 부정 연산자가 있습니다. 부울대수는 일반 대수와 규칙이 다르며, 관련 법칙과 정리가 있습니다. 동일 법칙, 지배 법칙, 등멱 법칙, 부정 법칙, 교환 법칙, 결합 법칙, 분배 법칙, 드 모르간 법칙, 이중 부정 법칙 등이 있습니다. 2. 드 모르간 법칙 드모르강의 정리는 변수의 합이나 곱의 형태를 서로 바꾸어가며 식을 단순화하는데 유용하게 사용됩니다. 드모르강의 제1법칙은 AxB의 보...2025.05.10
-
RS-Latch 및 D-Latch 실험 결과보고서2025.11.161. RS-Latch RS-Latch는 NOR gate 또는 NAND gate를 사용하여 구성되는 기본적인 메모리 소자입니다. NOR gate로 구성된 RS-Latch는 R(Reset)과 S(Set) 입력에 따라 출력 Q와 Q'의 상태가 결정되며, NAND gate로 구성된 경우 입력 논리가 반전됩니다. Enable 신호를 추가하면 특정 시간에만 입력을 받아들일 수 있습니다. 실험에서 진리표와 타이밍 다이어그램을 통해 각 입력 조합에 따른 출력 변화를 관찰했습니다. 2. D-Latch D-Latch는 NOR gate, AND gat...2025.11.16
-
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합 논리 회로 조합 논리 회로란, 논리 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다. 2. 전가산기 회로 설계 첫 번째 실험으로, AND/OR gate를 이용하여 전가산기를 설계한 결과, 전가산기 진리표와 동일하게 동작하는 것을 확인할 수 있었다. 두 ...2025.04.29
1 / 5
