총 10개
-
디지털시스템설계실습_HW_WEEK62025.05.091. 4-to-1 MUX 이번 실습에서는 4-to-1 MUX를 Verilog 코드로 구현하고 시뮬레이션을 통해 동작을 확인했습니다. if-else 문과 case 문을 사용하여 MUX를 구현했으며, 시뮬레이션 결과를 통해 입력 신호 s0, s1에 따라 출력 i0, i1, i2, i3가 정상적으로 동작하는 것을 확인할 수 있었습니다. 2. 4-bit 시프트 레지스터 4-bit 시프트 레지스터를 Verilog 코드로 구현하고 시뮬레이션을 통해 동작을 확인했습니다. non-blocking 할당을 사용하여 클록 신호에 맞춰 입력 sin 값이...2025.05.09
-
[A+, 에리카] 2021-1학기 논리설계및실험 Register 실험결과보고서2025.05.011. 레지스터 레지스터는 공동의 clock input과 여러 그룹의 플립플롭으로 구성되어 있으며, 이진수 데이터를 저장하고 바꾸는 데에 주로 사용됩니다. 레지스터는 특정한 목적으로 외부 정보를 일시적으로 기억하는 장치이며 데이터를 읽고 쓰는 기능이 매우 빠르고 중앙처리 장치 안에 사용됩니다. 2. 직렬 입력 vs 병렬 입력, 직렬 출력 vs 병렬 출력 직렬 입력 -> 직렬 출력: 데이터를 입력하면 제어 신호와 함께 레지스터를 거쳐 데이터가 출력됩니다. 직렬 입력 -> 병렬 출력: 데이터를 입력하면 제어 신호와 함께 레지스터를 거쳐 ...2025.05.01
-
[부산대 어드벤처디자인] 10장 flip-flop 및 shift registor 예비보고서2025.01.121. 플립플롭 플립플롭은 출력이 0과 1인 안정된 상태를 가지며 두 개의 출력은 반드시 보수여야 한다. R-S 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 다양한 종류의 플립플롭이 있으며, 각각의 블록 다이어그램과 여기표(excitation table)를 제시하였다. 2. 레이싱 현상 레이싱 현상은 클럭 펄스가 1일 때 출력상태가 변화되면 입력 측에 변화를 일으켜 오동작이 발생되는 현상이다. 하나의 게이트에 대한 두 개의 입력이 동시에 변할 때 일어나는 문제로, 클럭 펄스의 폭이 출력 상태가 되돌아오는 시각 폭보다 크면...2025.01.12
-
한양대 Register2025.05.041. D Flip-Flop D Flip-Flop은 SR FF에 Not gate를 추가한 것으로, (0,1)과 (1,0) 값만 사용하고 싶을 때 input 낭비 없이 사용할 수 있다. D에 0이 입력되면 Q에는 1이 출력되고 Q'에는 0이 출력된다. 반대로, 1이 입력되면 Q에는 0이 출력되고 Q'에는 1이 출력된다. D FF의 timing diagram은 T FF의 timing diagram과 큰 차이가 있다. 다른 FF는 모두 positive edge로 clock이 0에서 1로 바뀌는 시점에 작동하지만, T FF은 negative...2025.05.04
-
디지털 논리실험 9주차 예비보고서2025.05.061. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하면, 이 장치의 역할과 입력 값 A와 B의 구분에 대해 설명할 수 있습니다. A와 B의 입력 값은 AND 게이트를 거치므로, B에 0을 넣으면 A의 입력 값과 관계없이 시프트 레지스터에 0이 입력되고, B에 1을 넣으면 A의 입력 값이 시프트 레지스터의 입력 값이 됩니다. 또한 datasheet에서 MR 핀이 active l...2025.05.06
-
홍익대 디지털논리실험및설계 9주차 예비보고서 A+2025.05.161. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 회로도에서 MR'는 D Flip-flop의 clear와 연결되어 회로를 reset 시킨다. Active-LOW이므로 MR'이 0이 되면 모든 Q값이 0을 출력하고, 1이 되면 정상적인 Shift Register으로 작동한다. 입력은 A와 B로 나누어져 있는데, 이는 A와 B 중 하나의 입력을 Enable처럼 이용하기 위해서이다. A에 GND를 연결하...2025.05.16
-
홍익대학교 디지털논리실험및설계 9주차 예비보고서 A+2025.05.041. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하면, (MR)'의 역할은 직렬로 연결된 8개의 D Flip-flop을 일괄적으로 Reset 상태로 만드는 것입니다. 입력이 A와 B로 나누어져 있는 이유는 A와 B를 AND gate를 거치게 함으로써 A는 D Flip-flop의 Data input으로, B는 Enable처럼 사용할 수 있기 때문입니다. 2. 존슨 카운터 존슨...2025.05.04
-
홍익대_디지털논리회로실험_9주차 예비보고서_A+2025.01.151. 8-bit Serial-in Parallel-out Shift Register 74164 74164의 datasheet를 확인하고 의 역할에 대하여 설명하였습니다. MR은 ACTIVE LOW로 작동하며 HIGH가 입력될 경우 74164 칩은 Shift register의 본래 기능을 수행하고, LOW가 입력될 경우 다른 입력에 무관하게 Q0~Q7에 0이 출력됩니다. A와 B는 AND게이트로 묶여 D에 입력되는데, A와 B 모두 HIGH일 때만 D에 1이 입력되므로 A 또는 B를 EN으로 활용할 수 있습니다. 2. 링 카운터 링 ...2025.01.15
-
[논리회로실험] 실험7. Shift Register 결과보고서2025.05.081. Shift Register 이번 실험에서는 Shift Right Register와 순환 레지스터를 직접 구현해보고 결과를 통해 truth table을 작성하고 시프트 레지스터의 특성을 알아보았습니다. 실험 1의 경우 6 bit shift right register를 구현했고, 실험 2의 경우 단일 IC칩을 사용하여 5bit 시프트 레지스터를 구현했습니다. 실험 3에서는 circulating shift register를 구현하였고, 실험 2와 결과 값은 별 차이가 없지만 QA, QB가 on이 되는 시점부터 다시 shifting ...2025.05.08
-
[논리회로실험] 실험7. Shift Register 예비보고서2025.05.081. Shift Register 시프트 레지스터는 일련의 연결된 플립플롭으로써 잠정적 데이터 저장 능력을 갖추도록 하여 클럭 펄스가 들어올 때마다 저장된 데이터가 좌우로 이동합니다. n개의 플립플롭을 연결하여 n비트 레지스터를 구현할 수 있으며, 클럭 신호에 따라 플립플롭의 데이터가 이동합니다. 시프트 레지스터는 직렬-병렬, 병렬-직렬 정보 변환기로도 사용될 수 있습니다. 2. JK 플립플롭 4개의 JK 플립플롭을 동시에 상승 펄스로 레지스터에 데이터를 저장할 수 있습니다. Clear 신호는 클럭 신호가 enable 되기 전에 모든...2025.05.08