총 161개
-
[기초전자실험 with pspice] 18 RC 및 RL 병렬회로 예비보고서 <작성자 학점 A+>2025.04.281. RC 병렬회로 RC 병렬회로에서는 전압에 위상차가 없지만, 저항과 커패시터를 흐르는 전류 사이에 위상차가 발생한다. 커패시터에서 흐르는 전류는 전압보다 90도 앞선다. 전체 전류는 저항과 커패시터를 흐르는 전류의 벡터합으로 나타낼 수 있으며, 옴의 법칙을 이용하여 임피던스를 계산할 수 있다. 2. RL 병렬회로 RL 병렬회로에서는 전압에 위상차가 없지만, 저항과 인덕터를 흐르는 전류 사이에 위상차가 발생한다. 인덕터에서 흐르는 전류는 전압보다 90도 앞선다. 전체 전류는 저항과 인덕터를 흐르는 전류의 벡터합으로 나타낼 수 있으...2025.04.28
-
아주대학교 A+전자회로실험 실험5 예비보고서2025.05.091. 능동 필터 회로 실험 목적은 능동 필터 회로를 사용하여 1차 저역 통과 필터, 2차 저역 통과 필터, 2차 고역 통과 필터를 구성하고 차단 주파수와 전압 이득, 데시벨 이득을 알아보는 것입니다. 수동 필터와 능동 저역 통과 필터, 2차 능동 저역 통과 필터, 2차 능동 고역 통과 필터에 대한 이론을 설명하고 있습니다. 실험 과정, 이론에 따른 파형 및 결과 예상, Pspice 시뮬레이션 결과, 이론과 시뮬레이션 결과 비교 및 오차 분석 등이 포함되어 있습니다. 1. 능동 필터 회로 능동 필터 회로는 수동 필터 회로에 비해 더 ...2025.05.09
-
A+ 2022 중앙대학교 전자회로설계실습 예비보고서 8 MOSFET Current Mirror 설계2025.05.011. 단일 Current Mirror 설계 설계실습 8. MOSFET Current Mirror 설계에서는 그림 1의 Current Source 회로를 이용하여 IREF = 10 mA인 전류원을 설계하는 것이 목표입니다. 이를 위해 (A) 2N7000 MOSFET의 데이터시트를 활용하여 (1/2)kn'(W/L)을 구하고, (B) IREF = 10 mA인 전류원을 설계하기 위해 M2의 VGS와 R1 값을 계산합니다. (C) M1이 Saturation 영역에서 동작하기 위한 조건과 RL의 최대값을 구하고, (D) OrCAD로 IO = ...2025.05.01
-
단상 교류회로의 임피던스 및 전력측정 실험2025.11.141. 임피던스 및 리액턴스 교류 회로에서 저항, 인덕터, 커패시터의 조합으로 이루어진 R-L, R-C, R-L-C 직렬 및 병렬 회로의 임피던스를 측정하고 분석했습니다. 임피던스는 Z = √(R² + X²) 공식으로 계산되며, 리액턴스 X = ωL - 1/(ωC)입니다. 직렬회로에서는 이론값과 측정값이 잘 일치했으나, 병렬회로에서는 시뮬레이션 과정에서 추가된 1옴 저항으로 인해 약간의 오차가 발생했습니다. 2. 교류 회로의 전력 측정 유효전력(P), 무효전력(Q), 피상전력(S)의 개념을 이해하고 측정했습니다. 전압계, 전류계, 전...2025.11.14
-
[기초전자실험 with pspice] 09 노턴의 정리 예비보고서 <작성자 학점 A+>2025.04.281. 노턴의 정리 노턴의 정리는 '전원이 포함된 회로망은 하나의 등가전류원 및 병렬로 연결된 등가저항으로 바꿀 수 있다'로 정의됩니다. 이렇게 만들어진 회로를 노턴 등가회로라 합니다. 노턴 등가회로는 전류원과 저항을 병렬로 연결되게 만드는데, 이는 전류분배법칙은 병렬연결에서 사용되기 때문에 병렬로 등가회로를 만들면 전류분배공식으로 외부에 연결되는 저항에 흐르는 전류의 크기를 구할 수 있기 때문입니다. 2. 노턴 등가회로 구하는 과정 노턴 등가회로를 구하는 과정은 다음과 같습니다: (1) 부하저항을 제거하고, 단락된 단자 a와 b를 ...2025.04.28
-
실험 24_연산 증폭기 응용 회로 2 예비보고서2025.04.281. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 미분기 및 적분기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 적분기 회로 입력에서 저항 R을 통해 음의 단자쪽으로 흐르는 전류 i_1이 피드백 커패시터 C를 통과하면서 출력 전압 v_o가 형성된다. 입력과 출력 사이의 전달 함수가 주파수 축에서 저대역 통과 필터의 특성을 보인다. 3. 미분기 회로 입력에서 커패시터 C를 통해 음의 단...2025.04.28
-
실험 05_BJT 바이어스 회로 결과보고서2025.04.281. BJT 바이어스 회로 BJT를 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC 바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 BJT를 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해 알아보고, 실험을 통하여 동작을 확인하고자 한다. 2. 실험 절차 및 결과 보고 1. 실험회로 1에서 V_BB 값이 4V, R_BB 저항값이 2kΩ, R_C는 v_o의 DC 값이 8V가 되도록 하는 저항값으로 둔다...2025.04.28
-
중앙대학교 전기회로 설계실습 예비보고서 10. RLC 회로의 과도응답 및 정상상태응답2025.04.291. RLC 직렬회로의 공진주파수 및 진동주파수 계산 RLC 직렬회로에서 공진주파수(ωo)와 진동주파수(ωd)를 계산하는 방법을 설명하였습니다. R = 500 Ω, L = 10 mH, C = 0.01 μF인 경우 ωo = 15915 Hz, ωd = 15914 Hz로 계산되었습니다. 2. RLC 회로의 과도응답 시뮬레이션 RLC 직렬회로에 0 ~ 1 V, 1 kHz, 듀티 사이클 50%의 사각파 입력을 인가했을 때의 과도응답을 PSpice 시뮬레이션으로 확인하였습니다. 부족감쇠(under-damped) 응답이 나타났습니다. 3. RL...2025.04.29
-
중앙대학교 전자회로 설계실습 예비보고서 6. Common Emitter Amplifier 설계2025.04.291. Common Emitter Amplifier 설계 이 보고서는 50 Ω, Rc = 5 kΩ, Vcc = 12 V인 경우, β=100인 NPN BJT를 사용하여 Ic가 kΩ단위이고 amplifier gain(Vout/Vin)이 –100 V/V인 emitter 저항을 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early effect 무시, 최대전력 전달을 위한 부하저항 결정, 증폭기 이득 계산, 바이어스 전압 및 저항 값 도출 등의 내용이 포함되어 있...2025.04.29
-
중앙대학교 전자회로 설계실습 예비보고서 7. Common Emitter Amplifier의 주파수 특성2025.04.291. Common Emitter Amplifier의 주파수 특성 이전 실험에서 설계한 emitter 저항을 사용한 Common Emitter Amplifier의 주파수 특성 및 커패시터들의 영향을 측정하고 평가했습니다. PSPICE 시뮬레이션을 통해 출력 전압의 최대값, 최소값, 증폭기 이득, 전체 전압 이득 등을 구했습니다. 또한 입력 신호 주파수 변화에 따른 주파수 특성을 분석하여 unity gain frequency와 3dB frequency를 확인했습니다. 이후 emitter 저항과 커패시터 값을 변경했을 때의 주파수 특성 ...2025.04.29
6 / 17
