
총 129개
-
[A+] Op Amp를 이용한 다양한 Amplifier 설계2025.05.161. 센서 측정 및 등가회로 센서의 Thevenin 등가회로를 구하는 과정을 기술하고 PSPICE로 그려서 제출한다. 센서의 Thevenin 등가회로를 구현하기 위해 Function generator의 출력을 설정하는 방법을 설명한다. 2. Inverting Amplifier 설계와 시물레이션 주파수가 2KHz인 센서의 출력을 Inverting Amplifier를 사용하여 증폭하는 방법을 설명한다. 3. Non-inverting Amplifier 설계와 시물레이션 주파수가 2KHz인 센서의 출력을 Non-inverting Ampli...2025.05.16
-
전자회로설계실습 9번 예비보고서2025.01.201. Series-Shunt 피드백 증폭기 설계 전원 전압원을 12V로 고정하고 입력저항 및 부하저항을 1kΩ, 피드백 저항을 계산하여 설정하였다. 입력 전압을 0V에서 +6V까지 변화시키며 부하저항 양단의 출력전압 변화를 관찰하였다. 입력저항을 10kΩ, 부하저항을 100Ω으로 변경하여 동일한 실험을 반복하였다. 두 경우의 transfer characteristic curve를 비교 분석한 결과, 입력저항과 부하저항은 feedback amplifier gain에 영향을 주지 않아 동일한 결과가 나타났다. 또한 전원 전압원을 0V에...2025.01.20
-
A+ 전자회로설계실습_Voltage Regulator 설계2025.01.211. 전파정류회로 전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압공급기(DC power Supply)를 설계, 구현, 측정, 평가하는 것이 이 실습의 목적입니다. 전파정류회로는 입력 주파수의 1/2배인 출력 주파수를 가지며, 이를 이용하여 출력 전압의 리플 전압을 최소화하도록 설계합니다. 2. 전원 설계 5 KΩ의 부하(RL)에 걸리는 직류전압의 최대치(Vp)가 4.4 V이며, 리플(Vr)이 0.9 V 이하가 되도록 교류 입력 전원의 크기와 커패시터(C)의 크기를 설계합니다. 다이오드의 저항은 0.7 KΩ으...2025.01.21
-
A+ 전자회로설계실습_Common Emitter Amplifier 설계2025.01.211. Common Emitter Amplifier 설계 이 프레젠테이션에서는 Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 –100 V/V인 emitter 저항을 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early effect를 무시하고 이론부의 overall voltage gain(υo/υsig) Gv에 대한 식을 사용하여 ...2025.01.21
-
중앙대학교 3학년 1학기 전자회로설계실습 예비보고서10 구매 시 절대 후회 없음(A+자료)2025.05.141. OP-Amp를 이용한 Oscillator (신호발생기) 설계 및 측정 이 보고서는 OP-Amp를 이용한 Oscillator (신호발생기)를 설계 및 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형에 대해 학습하는 것을 목적으로 합니다. OrCAD PSPICE를 사용하여 Oscillator를 설계하고, 시뮬레이션을 통해 출력 파형과 주기를 확인합니다. 또한 feedback factor (β)와 feedback 저항 R의 영향을 분석합니다. 2. Positive ...2025.05.14
-
전자회로실험 과탑 A+ 예비 보고서 (실험 6 공통 이미터 증폭기)2025.01.291. 공통 이미터 증폭기 공통 이미터 증폭기는 베이스가 입력 단자, 컬렉터가 출력 단자, 이미터가 공통 단자인 증폭기이고, 높은 전압 이득을 얻을 수 있다는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 한다. 2. BJT 소신호 등가회로 NPN형 BJT의 소신호 등가회로는 트랜지스터의 동작을 소신호 영역에서 분석하기 위해 사용되는 회로다. 이 회로에서는 BJT의 작동을 저항과 전류원으로 나타내어,...2025.01.29
-
연산증폭기의 특성 예비보고서2025.01.061. 슬루율 슬루율은 계단 파형 전압이 인가되었을 때 출력전압의 시간에 따른 최대변화율을 나타내는 지표입니다. 슬루율이 높을수록 증폭기의 주파수 응답이 좋습니다. 실험에서는 PSPICE 시뮬레이션과 실험을 통해 uA741 연산증폭기의 슬루율을 측정하고, 데이터시트 값과 비교하였습니다. 2. 공통모드 제거비 공통모드 제거비(CMRR)는 연산증폭기 회로 설계에서 중요한 지표입니다. 입력단자에 같은 신호가 인가되는 공통모드 상황에서 증폭기의 출력전압이 0이 되어야 하지만, 실제로는 완벽하지 않기 때문에 공통모드 이득이 발생합니다. CMR...2025.01.06
-
중앙대 전자회로 설계 실습 예비보고서 8_MOSFET Current Mirror 설계2025.01.111. MOSFET Current Mirror 설계 이 보고서는 MOSFET Current Mirror 설계에 대한 내용을 다루고 있습니다. 단일 Current Mirror 설계와 Cascode Current Mirror 설계에 대해 설명하고 있으며, 각 회로의 설계 과정과 시뮬레이션 결과를 제시하고 있습니다. 단일 Current Mirror 설계에서는 2N7000 MOSFET을 이용하여 10mA의 전류원을 설계하는 과정을 보여주며, Cascode Current Mirror 설계에서는 10mA의 Cascode 전류원을 설계하는 과정을...2025.01.11
-
연세대 23-2 기초아날로그실험 A+5주차 결과보고서2025.01.031. Passive LPF Design 이번 실험에서는 Passive LPF 회로를 구현하였다. 이론적으로 4kHz의 cut off frequency를 만족하는 커패시터와 인덕터 값을 계산하였고, 실제 실험에서는 유사한 소자를 직/병렬로 연결하여 구현하였다. 실험 결과, cut off frequency가 4kHz로 나타났지만 이론값과 7.24%의 오차가 있었다. 이는 실제 소자 값의 차이와 노이즈 등의 영향으로 인한 것으로 분석된다. 2. Active BRF Design 다음으로 Active BRF 회로를 구현하였다. 이론적으로 6...2025.01.03
-
중앙대 전자회로 설계 실습 예비보고서 1_Op Amp를 이용한 다양한 Amplifier 설계2025.01.111. 센서 측정 및 등가회로 센서의 출력전압을 오실로스코프로 직접 측정하여 peak to peak 전압이 200㎷이었고, 센서의 부하로 10㏀ 저항을 연결한 후 10㏀ 저항에 걸리는 전압을 측정하여 peak to peak 전압이 100㎷이었다. 이를 바탕으로 센서의 Thevenin 등가회로를 구하는 과정을 기술하고 PSPICE로 그려서 제출하였다. 또한 Function generator와 저항으로 Thevenin 등가회로를 구현하기 위해 Function generator의 출력을 설정하는 방법을 제시하였다. 2. Inverting ...2025.01.11