총 92개
-
전자공학실험 11장 공통 소오스 증폭기 A+ 예비보고서2025.01.131. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 소신호 등가회로 MOSFET이 포화 영역에서...2025.01.13
-
전자공학실험 10장 MOSFET 바이어스 회로 A+ 결과보고서2025.01.151. MOSFET 바이어스 회로 MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이 때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 확인하고자 한다. 2. 게이트 바이어스 회로 실험회로 1에서 VGG값이 4V, RD는 4kΩ으로 두고, 드레인 전압이 8V, 드레인 전류가 1mA가 되도록 RS, R1,...2025.01.15
-
중앙대학교 아날로그및디지털회로 예비보고서102025.01.201. 7-segment/Decoder 진리표 7-segment/Decoder 진리표를 작성하였습니다. 입력 ABCD와 출력 abcdefg의 진리표를 제공하였습니다. 2. 불리언식 구하기 Karnaugh 맵을 이용하여 간소화된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하였습니다. a, b, c, d, e, f, g 등의 불리언 식을 제공하였습니다. 3. 7-Segment 구동 회로 설계 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계하였습니다. Pspice 프로그램...2025.01.20
-
전자회로설계실습 2번 예비보고서2025.01.201. Op Amp의 특성 측정 Op Amp의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정, 평가한다. 이상적인 Op Amp를 가정할 경우 출력전압은 0V가 되지만 실제 Op Amp의 경우에는 Op Amp 내부에 Offset voltage가 존재하므로 출력전압이 0V가 아니다. Offset voltage를 측정하기 위해 이상적인 Op Amp를 사용하여 Inverting Amplifier를 설계하고, 두 입력 단자를 접지하여 출력전압을 측정하여 offset voltage를 구한다. Slew rat...2025.01.20
-
Op Amp를 이용한 다양한 Amplifier 설계 결과보고서 중앙대학교 전자회로설계및실습2025.04.271. Op Amp 증폭기 설계 Op Amp는 고입력 저항, 저출력 저항, 높은 개방 이득이 특징이며 +입력단자와 -입력단자간 전압차를 증폭시키는 기능을 지닌 증폭기이다. 실험을 통해 Inverting/non-Inverting Amplifier 설계를 수행하고 입출력 전압을 측정하여 이득을 계산하고 이론값과 비교하였다. 또한 입출력 전압이 동일할 때의 주파수를 측정하고 왜곡되기 전 출력파형을 측정하였다. 2. Inverting Amplifier 동작 Inverting Amplifier를 구현하고 입력전압과 출력전압을 측정하였다. 설계...2025.04.27
-
전자회로실험 과탑 A+ 예비 보고서 (실험 18 증폭기의 주파수 응답 특성)2025.01.291. 공통 소스 증폭기의 주파수 응답 특성 이 실험에서는 공통 소스 증폭기의 주파수 응답 특성을 실험하여 대역폭(bandwidth)의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악한다. 증폭기에 사용되는 트랜지스터 내부의 기생 커패시턴스로 인해 주파수에 따라 전압 이득 및 위상이 변하며, 대역폭은 증폭기의 전압 이득이 유지되는 주파수 범위를 나타낸다. 실험을 통해 이득 대역폭 곱의 관계를 이해하고자 한다. 2. 공통 소스 증폭기의 소신호 등가 모델 실험 회로를 소신호 등가 모델을 사용하여 표현하고, 입력단에서 바라본 입력 저항...2025.01.29
-
[전자공학응용실험]11주차_7차실험_실험 18 증폭기의 주파수 응답 특성_예비레포트_A+2025.01.291. 공통 소스 증폭기의 주파수 응답 특성 이 실험에서는 [실험 17]에서 구현한 공통 소스 증폭기의 주파수 응답 특성을 실험하여 대역폭의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악하고자 한다. 공통 소스 증폭기의 소신호 등가회로를 분석하여 주파수 응답 특성을 나타내는 보드 선도를 그리고, 3dB 주파수와 이득 대역폭 곱을 계산한다. 또한 이득 대역폭 곱을 증가시키는 방안을 제시한다. 2. MOSFET의 고주파 모델 MOSFET의 고주파 동작을 설명하기 위해 게이트-소스 커패시턴스(Cgs)와 게이트-드레인 커패시턴스(Cgd...2025.01.29
-
[기초전자실험 with pspice] 05 직렬과 병렬 결과보고서 <학점 A+ 받음>2025.04.281. 직렬 회로 직렬 연결 실험에서 a점과 b점에서 측정한 전류는 값이 같고, 전압은 순으로 크게 나타났다. 전하량 보존 법칙에 의해 회로에 전류가 흐를 때 전하는 새로 생기거나 없어지지 않기 때문에 a점과 b점에서 측정한 전류의 크기는 같다. 전압의 경우 전압과 저항은 비례하기 때문에 위와 같은 결과가 나왔다. 저항의 합도 약간의 오차가 있지만 이론값과 거의 비슷하였다. 2. 병렬 회로 병렬 연결 실험에서 a~b간의 전압과 c~d간의 전압의 크기는 거의 같았다. 이는 병렬 연결이라 전위차가 같기 때문이다. 가지전류는 각각 전류의 ...2025.04.28
-
[기초전자실험 with pspice] 13 커패시터 결과보고서 <작성자 학점 A+>2025.04.281. 커패시터 이번 실험에서 대부분의 실험 결과는 pspice 시뮬레이션과 유사하였다. 또한, 전압은 전류에 비례하여 바뀌므로 전압을 통해 전류의 변화를 알 수 있었다. 따라서 이번 실험을 통해 커패시터의 직렬 및 병렬연결 특성과 주파수 및 커패시터 용량에 따른 용량성 리액턴스의 변화를 신뢰성 있게 확인할 수 있었다. 다만, 전압을 구하며 함께 구했던 전류의 경우 시뮬레이션과 같이 증가하는 것이 아니라 계속 비슷한 값을 유지하였다. 이와 같거나 비슷한 실험을 한 경우의 결과를 찾아 보았는데 거기서도 전류는 증가 혹은 감소하는 추세가...2025.04.28
-
중앙대학교 전자회로설계실습 Op Amp의 특성측정 방법 및 Integrator 설계2025.05.101. Op Amp의 특성 측정 이번 실험을 통해 이상적인 Op-Amp의 동작원리와 실제 Op-Amp간의 차이를 알 수 있었고, Offset voltage를 측정하는 방법을 배웠습니다. Open Loop Gain 회로를 구성하여 출력 파형을 관찰하였고, 이상적인 Open Loop Gain은 무한대이지만 실제 회로에서는 매우 큰 이득을 갖게 되어 Saturation 전압에 가까운 출력 전압을 나타냈습니다. 오차율은 6.7%였습니다. 2. Integrator 설계 Integrator 회로를 구성하여 입력 사각파에 대한 출력 삼각파를 관찰...2025.05.10
9 / 10
