총 108개
-
MOSFET 실험 1-Large Signal Analysis 1_결과레포트2025.01.121. MOSFET 실험 이 보고서는 MOSFET의 전압-전류 특성을 이해하기 위해 진행된 실험 결과를 다루고 있습니다. 실험 1-a에서는 NMOSFET을 사용했고, 실험 1-b에서는 PMOSFET을 사용했습니다. 실험 결과, MOSFET의 전압-전류 관계는 exponential한 특성을 가지고 있음을 확인할 수 있었습니다. 실험 1-a에서는 시뮬레이션 결과와 실험 결과가 잘 일치했지만, 실험 1-b에서는 시뮬레이션 결과와 실험 결과가 다르게 나타났습니다. 이는 MOSFET 설정값을 잘못 설정했기 때문으로 추정됩니다. 1. MOSFE...2025.01.12
-
MOSFET 실험 2-Single Stage Amplifier 1_예비레포트2025.01.121. MOSFET MOSFET(Metal Oxide Semiconductor Field Effect Transistor)는 디지털 회로와 아날로그 회로에서 가장 일반적인 전계 효과 트랜지스터(FET)입니다. MOSFET은 N형 반도체나 P형 반도체 재료의 채널로 구성되어 있고, 이 재료에 따라서 NMOSFET이나 PMOSFET, 두 가지를 모두 가진 소자를 CMOSFET(Complementary MOSFET)으로 분류합니다. MOSFET은 축전기에 의한 전하 농도의 변화에 기초를 두고 있으며, 두 개의 단자(소스와 드레인)는 각각 ...2025.01.12
-
MOSFET 실험 2-Single Stage Amplifier 1_결과레포트2025.01.121. Common Source Amplifier 실험 1을 통해 Common Source Amplifier 회로의 Gain과 함께 gm을 구하고, 실험 2에서 실험 1에서 구한 gm으로 Gain의 이론값과 실험에서 측정한 값을 비교해 보았다. 실험 1에서 측정한 Parameter를 이용해 실험 2의 Gain을 계산해 본 결과, 이론값과 실험값이 약 36%의 오차율을 보였다. 오차가 발생한 이유로는 입력 전압 Vin의 크기가 작아 오실로스코프에 정확한 값으로 나타나지 않았을 경우를 생각할 수 있다. 2. Common Source Am...2025.01.12
-
MOSFET 실험 3-Single Stage Amplifier 2_결과레포트2025.01.121. MOSFET 실험 3 - Single Stage Amplifier 2 이 실험은 Common Drain 회로를 구성하여 Gate 단자에 Small Signal Input을 인가하고 Drain 단자의 출력 파형을 이론적 및 실험적으로 이해하기 위해 진행되었습니다. Small Signal Circuit로 실험 회로도를 분석한 결과, Gain이 1임을 확인할 수 있었습니다. 실험 결과에서도 Small Signal Input의 Gain이 1임을 관찰할 수 있었습니다. 이를 통해 Common Drain 회로에서 Small Signal ...2025.01.12
-
MOSFET 실험 3-Single Stage Amplifier 2_예비레포트2025.01.121. Common Drain 회로 Common Drain 회로는 입력 신호가 Gate에 인가되고 Source에서 출력 신호가 나오도록 구성된다. Drain이 접지되어 입력과 출력에 공통 단자의 역할을 하므로 Common Drain 증폭기라 한다. DC Analysis를 통해 Gain을 얻을 수 있고 이를 T-Model 해석에 이용하면 Gain은 약 1이 된다. 따라서 Common Drian 회로는 Gain이 1인 비반전 회로가 되며 Source follower라 부르기로 한다. Common Drain 회로는 Gain이 1이므로 입력...2025.01.12
-
전자회로실험_A+레포트_증가형 MOSFET의 바이어스 회로2025.01.131. MOSFET MOSFET는 게이트(Gate), 소오스(Source), 드레인(Drain)의 3개 단자를 갖는다. 게이트 단자에 인가되는 전압의 극성과 크기에 따라 소오스와 드레인 사이의 전류흐름이 제어된다. 소오스는 전류를 운반하는 캐리어를 공급하고, 드레인은 소오스에서 공급된 캐리어가 채널 영역을 지나 소자 밖으로 방출되는 단자이다. 2. MOSFET 전압분배 바이어스 회로 저항 R1, R2로 전원전압 VDD를 분배하여 게이트 바이어스 전압 VGQ=VGSQ를 생성한다. MOSFET가 포화영역에서 동작하도록 바이어스된다면, 드...2025.01.13
-
전자공학실험 9장 MOSFET 기본 특성 A+ 예비보고서2025.01.131. MOSFET 동작 원리 MOSFET은 전계 효과(field effect)를 이용하여 전류가 흐르는 소자이며, 전하를 공급하는 소스 단자, 전하를 받아들이는 드레인 단자, 전류의 양을 조절하는 게이트 단자, 기판의 역할을 하는 바디 단자로 구성되어 있다. 게이트 전압을 바꾸면 드레인에서 소스로 흐르는 전류가 바뀌면서 증폭기로 동작할 수 있다. 2. NMOS 동작 영역 NMOS의 경우 소스-바디, 드레인-바디 사이에 각각 PN 접합이 형성되어 있고 역방향 바이어스 상태에 있어야 한다. 게이트에 양의 전압이 인가되면 n형 채널이 형...2025.01.13
-
전자공학실험 10장 MOSFET 바이어스 회로 A+ 예비보고서2025.01.131. MOSFET 바이어스 회로 MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이 때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 확인하고자 한다. 2. 전압분배 MOSFET 바이어스 회로 일반적으로 증폭기의 동작점을 잡아주기 위해서는 바이어스 회로가 필요하다. [그림 10-1]은 가장 기본적인 전...2025.01.13
-
전자공학실험 11장 공통 소오스 증폭기 A+ 예비보고서2025.01.131. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 소신호 등가회로 MOSFET이 포화 영역에서...2025.01.13
-
전자공학실험 12장 소오스 팔로워 A+ 예비보고서2025.01.131. 소오스 팔로워 증폭기 소오스 팔로워는 출력 임피던스가 작으므로, 작은 부하 저항을 구동하는 데 많이 사용된다. 이 실험에서는 소오스 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 소오스 팔로워 회로에서 입력은 게이트 단자에 인가되고, 출력은 소오스 단자에서 감지된다. 드레인 단자가 공통이므로, 공용 드레인 증폭기라고 할 수 있다. 출력 신호가 입력 신호를 따라가기 때문에 소오스 팔로워'라는 용어를 더 많이 사용한다. 또한, 출력 신호의 DC 레벨이 입력 신호의 DC 레벨에서 Vas...2025.01.13
3 / 11
