총 31개
-
아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_예비보고서2025.01.211. 래치 래치는 순차식 논리회로의 기본 소자로, 다양한 종류의 래치가 있으며 각각의 기능과 동작 조건이 다르다. RS 래치의 진리표와 상태도를 분석하여 래치의 특성을 이해할 수 있다. 2. 플립플롭 플립플롭은 래치와 함께 순차식 논리회로의 기본 소자이다. 플립플롭의 종류와 동작 원리를 이해하고, 실습을 통해 플립플롭의 특성을 확인할 수 있다. 1. 래치 래치는 디지털 회로에서 중요한 역할을 합니다. 래치는 입력 신호를 저장하고 유지하는 기능을 수행하여 디지털 시스템의 안정성과 신뢰성을 높입니다. 래치는 메모리 소자, 카운터, 레지...2025.01.21
-
[예비보고서] 8.래치와 플립플롭2025.04.251. RS 래치 RS 래치는 Set과 Reset 입력을 가지고 있으며, CLK가 0일 때는 이전 출력이 유지되고 CLK가 1일 때는 입력에 따라 동작이 결정됩니다. R=1이면 Q(t+1)=1이 되어 Reset 상태가 되고, S=1이면 Q(t+1)=0이 되어 Set 상태가 됩니다. 또한 R=S=1은 정의되지 않으며, R=S=0은 CLK=0인 경우와 마찬가지로 이전 출력이 유지됩니다. 1. RS 래치 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. 이 소자는 두 개의 상호 연결된 NOR 게이트로 구성되어 있으며,...2025.04.25
-
[부산대 어드벤처디자인] 10장 flip-flop 및 shift registor 예비보고서2025.01.121. 플립플롭 플립플롭은 출력이 0과 1인 안정된 상태를 가지며 두 개의 출력은 반드시 보수여야 한다. R-S 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 다양한 종류의 플립플롭이 있으며, 각각의 블록 다이어그램과 여기표(excitation table)를 제시하였다. 2. 레이싱 현상 레이싱 현상은 클럭 펄스가 1일 때 출력상태가 변화되면 입력 측에 변화를 일으켜 오동작이 발생되는 현상이다. 하나의 게이트에 대한 두 개의 입력이 동시에 변할 때 일어나는 문제로, 클럭 펄스의 폭이 출력 상태가 되돌아오는 시각 폭보다 크면...2025.01.12
-
전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점2025.01.031. 조합 논리회로 조합 논리회로는 현재의 입력 값만으로 출력 값이 결정되는 논리회로로 입력, 논리 게이트, 출력으로 구성된다. 출력 값은 0과 1의 조합 함수이며 기억회로를 가지지 않는다. 조합논리회로의 종류에는 반가산기, 반감산기, 전가산기, 전감산기가 있다. 2. 순서 논리회로 순서논리회로는 이전의 출력 값과 현재의 입력 값에 따라 출력이 결정되는 회로이기 때문에 기억장치가 반드시 필요하다. 플립플롭은 1비트를 기억하는 논리회로로 동기식과 비동기식으로 구분된다. 순서논리회로에는 RS플립플롭, JK플립플롭, T플립플롭 등이 있다...2025.01.03
-
디지털회로 실험 보고서 전체본2025.01.171. AND, OR, NOT 게이트 실험 01에서는 AND 게이트와 OR 게이트의 논리 동작을 실험하고, NOT 게이트의 논리 동작을 실험했습니다. AND 게이트는 모든 입력이 1일 때 출력이 1이 되고, OR 게이트는 어느 한 입력이 1이면 출력이 1이 됩니다. NOT 게이트는 입력과 반대의 논리 레벨을 출력합니다. 실험 결과를 통해 이러한 게이트의 논리 동작을 확인할 수 있었습니다. 2. NAND, NOR 게이트 실험 02에서는 NAND 게이트와 NOR 게이트의 논리 동작을 실험했습니다. NAND 게이트는 AND 논리의 부정이며...2025.01.17
-
플립플롭회로의 종류와 진리표2025.01.191. SR 플립플롭 SR 플립플롭은 가장 기본적인 플립플롭이다. set-reset 플립플롭은 두 입력, 즉 set 및 reset 입력을 가지고 있으며, 이 입력을 통해 상태를 변경할 수 있다. 두 개의 입력 S와 R이 있고, 두 개의 출력 Q와 Q'이 있는데, 이는 보수 관계다. S와 R에 입력하는 값에 따라 SR 플립플롭의 저장값이 달라진다. 2. JK 플립플롭 JK 플립플롭은 세 개의 입력(J, K, 및 클럭)을 가지고 있으며, 복잡한 상태 변화를 허용한다. SR 플립플롭은 모두 입력이 1인 경우 부정(X)이므로 사용 불가능, ...2025.01.19
-
디지털공학개론 - 플립플롭, 비동기식 J-K 플립플롭, 멀티바이브레이터2025.04.281. 플립플롭 플립플롭은 클럭 입력을 하는 2진 기억소자로 클럭 입력이 있는 동기식 순서논리회로의 기본 소자이다. RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 다양한 종류의 플립플롭이 있으며, 각각의 회로도, 진리표, 여기표를 작성하였다. 2. 비동기식 J-K 플립플롭 비동기식 J-K 플립플롭은 Preset과 Clear 입력이 존재하여 플립플롭을 원하는 상태로 초기화할 수 있다. 비동기식 플립플롭은 입력의 변화에 맞추어 출력을 변화시키는 특성을 가진다. 3. 멀티바이브레이터 멀티바이브레이터는 타이머, 플립플롭, 발...2025.04.28
-
디지털시스템설계실습_HW_WEEK52025.05.091. 4bit comparator 4비트 comparator 모듈을 구현하고, 이를 연결하여 8비트 cascadable comparator 모듈을 구현하였다. 각 비트를 비교하여 크다, 같다, 작다로 분류하여 출력하는 과정을 이해할 수 있었다. 2. Matrix multiplication 행렬 곱셈 모듈을 구현하면서 컴퓨터가 곱셈 연산을 수행하는 방식을 이해할 수 있었다. 2차원 배열 형태로 구현하는 것이 어려웠다. 3. Positive-edge triggered D flip-flop 양 에지 트리거 D 플립플롭을 구현하면서 동작 ...2025.05.09
-
디지털공학개론 ) 1. JK 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오. 2. T 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오.2025.04.281. 플립플롭 플립플롭은 클럭 입력을 가지는 2진 기억소자로서 쌍안정 회로라고 불리기도 한다. 즉 이는 클럭 입력이 존재하는 동기식 순서논리회로의 기본적인 소자이다. 이 플립플롭은 '클럭' 입력과 '래치' 소자로서 이루어져 있다. 플립플롭은 비트 기억을 위해 순서논리회로에서 사용되는 요소로서 역할하고 있다. SR 플립플롭, JK플립플롭, T 플립플롭, D 플립플롭 등이 존재하고, 이중 JK플립플롭이 가장 많이 사용된다. 2. JK 플립플롭 JK플립플롭은 SR 플립플롭을 보완한 것으로 SR 플립플롭은 입력이 모두 1인 상태에서 부정을...2025.04.28
-
아날로그 및 디지털회로 설계 실습결과 보고서2025.01.061. RS 래치 RS 래치는 교차교합된 두 NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치입니다. 입력 R이 1일 때 출력 Q는 0으로 리셋되고, 입력 S가 1일 때 출력 Q는 1로 셋됩니다. 두 입력 R과 S 모두 0인 경우에는 현재 상태의 Q와 ~Q값을 그대로 유지하게 됩니다. R과 S가 모두 1인 경우는 금지된 입력에 해당합니다. 2. Edge-triggered 플립플롭 Edge-triggered 플립플롭은 클록신호가 0에서 1로 또는 1에서 0으로 바뀌는 순간에만 입력을 샘플링합니다. Rising edge에서 클록...2025.01.06
2 / 4
