총 149개
-
전자회로실험 과탑 A+ 예비 보고서 (실험 23 연산 증폭기 응용 회로 1)2025.01.291. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 비반전 단자에 입력 신호를 연결하여 신호를 증폭하는 회로입니다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상을 가지며, 반전되지 않습니다. 이득은 피드백 저항과 입력 저항의 비율로 결정되며, 높은 입력 임피던스와 낮은 출력 임피던스를 가지는 특성이 있어 신호 처리에 유리합니다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 회로입니다. 이 회로에서 출력 신호는 입력 신호와 ...2025.01.29
-
전자회로실험 과탑 A+ 결과 보고서 (실험 8 공통 베이스 증폭기)2025.01.291. 공통 베이스 증폭기 공통 베이스 증폭기 회로는 베이스를 공통 단자로 사용하는 트랜지스터 증폭기 회로로, 주로 고주파 증폭기로 사용된다. 이 회로에서 입력 신호는 이미터에 인가되며, 출력 신호는 컬렉터에서 얻어진다. 베이스는 고정된 전압을 유지하며 입력과 출력 사이에서 공통 노드로 동작한다. 공통 베이스 증폭기는 전류 증폭보다는 전압 증폭이 필요한 경우에 유용하며, 고주파 응답이 우수한 장점이 있다. 2. 공통 베이스 증폭기의 특성 공통 베이스 증폭기의 주요 특성은 다음과 같다: 1) 전류 이득은 1에 가깝다. 2) 전압 이득은...2025.01.29
-
전자회로실험 과탑 A+ 결과 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이를 증폭하여 출력으로 전달하는 고이득 전압 증폭기이다. 이 연산 증폭기는 다양한 회로 구성에 따라 반전 증폭기, 비반전 증폭기, 차동 증폭기 등으로 활용될 수 있으며, 각 회로는 저항 및 피드백 요소를 추가하여 원하는 특성에 맞게 출력 전압을 조정할 수 있다. 2. 공통 모드 전압 범위 연산 증폭기의 입력 공통 모드 전압 범위를 측정하여 표 22-1에 기록하였다. 입력의 공통 모드 전압을 변화시키면서, 연산 증폭기의 DC 전류가 일정하게 흐르고 출력의 ...2025.01.29
-
홍익대학교 전자회로(2) H-SPICE 시뮬레이션 보고서2025.04.261. CS Amp 설계 CS Amp 설계 시 전압이득 20 정도를 얻기 위해 M2 NMOS TR의 W/L 크기와 Vb 바이어스 전압을 조절하였다. M2가 Current Source로 동작할 수 있도록 VDS에 따른 전류 변화가 작은 조건을 찾았으며, 전압이득을 높이기 위해 M1 PMOS TR의 W 크기를 조절하였다. 최종적으로 M2의 W/L을 0.6um, Vb를 0.62V로 설정하고 M1의 W를 0.4um로 설정하여 전압이득 22.4를 얻었다. 2. Transient 시뮬레이션 Vin에 1.86V DC 바이어스와 10mV Peak-...2025.04.26
-
서강대학교 고급전자회로실험 2주차 예비/결과레포트 (A+자료)2025.01.211. 전력증폭기 이번 실험에서는 전력증폭기 회로를 구성하고 분석하였다. 실험회로 1에서는 op amp를 이용한 반전증폭기를 구현하였고, 실험회로 2에서는 푸시풀 증폭기를 구현하였다. 실험회로 3에서는 반전증폭기와 푸시풀 증폭기를 연결한 2단 전력증폭기를 구현하였다. 각 회로의 동작 원리와 특성을 분석하고, 시뮬레이션 및 실험 결과를 비교하였다. 또한 설계 과제를 통해 원하는 특성의 전력증폭기를 직접 설계하고 구현하였다. 2. 반전증폭기 실험회로 1에서는 op amp를 이용한 반전증폭기를 구현하였다. 반전증폭기는 입력 신호의 전압을 ...2025.01.21
-
전자공학실험 15장 다단 증폭기 A+ 결과보고서2025.01.151. 다단 증폭기 이 실험에서는 MOSFET을 이용한 다단 증폭기를 구성하고, 그 특성을 분석하였습니다. 실험회로 1에서는 공통 소오스 증폭기로 구성된 2단 증폭기 회로를 구성하고, 실험회로 2에서는 공통 소오스 증폭기 2단과 소오스 팔로워로 구성된 3단 증폭기 회로를 구성하였습니다. 각 회로에서 MOSFET의 동작 영역을 확인하고, 소신호 파라미터를 구하여 이론적인 전압 이득을 계산하였습니다. 또한 실험을 통해 실제 전압 이득을 측정하고, 부하 저항 RL을 변경하여 그 영향을 확인하였습니다. 2. MOSFET 증폭기 이 실험에서는...2025.01.15
-
실험 08_공통 베이스 증폭기 결과 보고서2025.04.281. 공통 베이스 증폭기 이번 실험은 BJT를 이용한 기본적인 세 가지 증폭기 중 공통 베이스 증폭기에 대한 실험이다. 공통 베이스 증폭기는 입력 임피던스가 작기 때문에 전류를 잘 받아들이는 특성을 지니고 있다. 이 실험에서는 공통 베이스 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 2. DC 조건 측정 실험 절차 1에서는 공통 베이스 증폭기의 DC 조건을 측정하였다. 예비 보고서와 저항값을 다르게 사용하였으나, 1kΩ일 때 값을 예비 보고서와 비교하여 보면 오차가 조금 발생하긴 했지...2025.04.28
-
실험 9. CE 회로의 특성 실험2025.05.111. CE 회로의 특성 실험을 통해 CE 회로의 IB와 Ic 사이의 관계를 이해하고, 측정된 데이터를 이용해 β(dc)를 계산할 수 있었다. 또한 BJT의 특성 곡선을 구하고 β(dc)와 α(dc)의 관계식을 이해하고 유도할 수 있었다. 2. 공통 이미터 회로 공통 이미터 회로에서는 트랜지스터의 이미터 단자가 입력과 출력에서 공통 단자로 사용된다. 이 회로 구조에서 베이스가 입력 단자 역할을 하고 컬렉터가 출력 단자 역할을 수행한다. 직류 베이스 바이어스 전압은 트랜지스터의 베이스를 통해 흐르는 베이스 전류 IB를 결정하고, IB는...2025.05.11
-
능동 부하가 있는 공통 소오스 증폭기의 특성 분석2025.01.291. 능동 부하가 있는 공통 소오스 증폭기 능동 부하가 있는 공통 소오스 증폭기 회로는 일반적인 공통 소오스 증폭기에서 저항 대신 MOSFET 소자를 부하로 사용하는 회로이다. 이를 통해 높은 출력 임피던스와 큰 전압 이득을 얻을 수 있다. 이 회로는 고성능 증폭기를 구현할 때 많이 사용된다. 능동 부하는 일반 저항보다 높은 임피던스를 제공하므로, 전압 이득이 극대화된다. 이로 인해 능동 부하 공통 소오스 증폭기는 작은 신호 입력에서도 큰 증폭이 가능하다. 2. 능동 부하의 역할 회로에서 M_2와 M_3는 능동 부하로 작동하여 출력...2025.01.29
-
[전자공학응용실험]3주차_2차실험_공통 소오스 증폭기_결과레포트_A+2025.01.291. 공통 소오스 증폭기 이번 실험을 통하여 공통 소오스 증폭기의 VTC와 소신호 등가회로 및 파라미터들을 알아보았으며 전압이득이 위상이 반대로 나와 (-) 부호가 붙게 된다는 것을 실험으로 알게 되었다. 실험회로 1에서 입력 전압(VGG)에 따른 출력 전압(VO)의 변화를 측정하여 공통 소오스 증폭기의 동작 영역을 확인하였고, 소신호 파라미터인 전압이득(AV), 트랜스컨덕턴스(gm), 출력 저항(ro) 등을 계산하였다. 실험회로 2에서는 입력-출력 전압 파형을 관찰하여 전압이득을 측정하였다. 실험 과정에서 전압 강하 문제로 인해 ...2025.01.29
11 / 15
